

UNIVERSIDADE FEDERAL DO CEARÁ CENTRO DE TECNOLOGIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

BRUNO RICARDO DE ALMEIDA

CONVERSOR CA-CC TRIFÁSICO DE ÚNICO ESTÁGIO, BIDIRECIONAL, ISOLADO EM ALTA FREQUÊNCIA, COM CORREÇÃO DE FATOR DE POTÊNCIA

FORATALEZA 2016

BRUNO RICARDO DE ALMEIDA

CONVERSOR CA-CC TRIFÁSICO DE ÚNICO ESTÁGIO, BIDIRECIONAL, ISOLADO EM ALTA FREQUÊNCIA, COM CORREÇÃO DE FATOR DE POTÊNCIA

Tese apresentada ao Curso de Doutorado em Engenharia Elétrica do Departamento de Engenharia Elétrica da Universidade Federal do Ceará como parte dos requisitos para obtenção do título de Doutor em Engenharia Elétrica. Área de Concentração: Eletrônica de Potência e Acionamentos Elétricos.

Orientador: Prof. Dr. Demercil de Souza Oliveira Júnior.

FORTALEZA 2016

Dados Internacionais de Catalogação na Publicação Universidade Federal do Ceará Biblioteca Universitária Gerada automaticamente pelo módulo Catalog, mediante os dados fornecidos pelo(a) autor(a)

A444c Almeida, Bruno Ricardo de.

Conversor CA-CC trifásico de único estágio, bidirecional, isolado em alta frequência, com correção de fator de potência / Bruno Ricardo de Almeida. – 2016. 210 f. : il. color.

Tese (doutorado) – Universidade Federal do Ceará, Centro de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica, Fortaleza, 2016.

Orientação: Prof. Dr. Demercil de Souza Oliveira Junior.

1. Conversor CA-CC Trifásico. 2. SiC. 3. Correção de Fator de Potência. 4. Dual active bridge. 5. Phase-shift control. I. Título.

CDD 621.3

BRUNO RICARDO DE ALMEIDA

CONVERSOR CA-CC TRIFÁSICO DE ÚNICO ESTÁGIO, BIDIRECIONAL, ISOLADO EM ALTA FREQUÊNCIA, COM CORREÇÃO DE FATOR DE POTÊNCIA

Tese apresentada ao Curso de Doutorado em Engenharia Elétrica do Departamento de Engenharia Elétrica da Universidade Federal do Ceará como parte dos requisitos para obtenção do título de Doutor em Engenharia Elétrica. Área de Concentração: Eletrônica de Potência e Acionamentos Elétricos.

Aprovada em: 27/10/2016

BANCA EXAMINADORA

Prof. Dr. Demercil de Souza Oliveira Júnior (Orientador) Universidade Federal do Ceará (UFC)

> Prof. Dr. Cassiano Rech Universidade Federal de Santa Maria (UFSM)

Prof. Dr. Marcelo Lobo Heldwein Universidade Federal de Santa Catarina (UFSC)

Dr. Grover Victor Torrico-Bascopé HUAWEI Technologies Sweden AB.

Prof. Dr. Fernando Luiz Marcelo Antunes Universidade Federal do Ceará (UFC)

> Prof. Dr. Paulo Peixoto Praça Universidade Federal do Ceará (UFC)

A Deus, à minha mãe Sandra, a meu pai Benedito, eu dedico esse trabalho.

AGRADECIMENTOS

Primeiramente, agradeço a minha mãe, Sandra Leopoldo e Silva Ferrara, e meu pai, Benedito de Almeida, por todo zelo e dedicação. Mesmo com a distância que nos separa há alguns anos, sempre me apoiaram nas minhas decisões e nunca deixaram faltar nada. Lembro sempre de uma frase da minha mãe: "Filho a gente cria para o mundo".

Agradeço aos meus irmãos, Júlio (Gordo), Sandra, Juliana e Luciana e meus cunhados Ulisses e John, por toda a atenção e assistência, tanto afetiva quanto financeira, que foram cruciais para que eu pudesse iniciar meu mestrado e, por consequência, meu doutorado aqui em Fortaleza.

À minha namorada e companheira, Lilian Porto, pelo amor, paciência e compreensão, durante todos esses anos de mestrado e doutorado nos quais passei mais tempo no laboratório do que ao seu lado. Agradeço também a Veruza Porto e Ita Vinuta, que me acolheram como se fosse membro da família e sempre me deram todo suporte necessário para nunca desistir, mesmo quando os desafios pareciam ser impossíveis.

Com muita gratidão, agradeço a Débora, Rebeca e toda a família Lima, que me receberam com muito carinho e atenção nesta cidade de Fortaleza quando iniciei o mestrado, dando para mim segurança e um sentimento de estar em casa.

Ao meu orientador Demercil de Souza Oliveira Júnior, por acreditar no meu trabalho e por sempre estar disposto a ajudar, transmitindo sempre confiança de que, por mais árduo que fosse o processo, com empenho e dedicação, o final é vitorioso. Vale lembrar os problemas enfrentados no projeto em parceria com a Enersud/RJ; e principalmente os inúmeros desafios encontrados no projeto dos amplificadores automotivos.

Aos professores Fernando Luiz Marcelo Antunes, Luiz Henrique Silva Colado Barreto e Paulo Peixoto Praça, da Universidade Federal do Ceará, por aceitarem participar desta banca avaliadora. Em especial, agradeço ao professor Cassiano Rech, da Universidade Federal de Santa Maria, e Grover Victor Torrico-Bascopé, da HUAWEI Technologies Sweden AB, por cederem parte do seu valioso tempo na correção e avaliação deste trabalho, bem como pelas contribuições dadas. Também não posso deixar de agradecer o professor Marcelo Lobo Heldwein, da Universidade Federal de Santa Catarina, por aceitar o convite para ser relator desta tese e fazer parte desta banca examinadora. Aos demais professores e funcionários do Departamento de Engenharia Elétrica, pela contribuição direta ou indireta no trabalho durante todo programa de pós-graduação, e ao técnico de laboratório Pedro, sempre prestativo e com boas ideias na oficina.

Aos professores Flábio Alberto Bardemarker Batista e Clóvis Antônio Petry, ambos do Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina, por acreditarem no meu trabalho quando me recrutaram para iniciação científica e por me orientarem durante a reta final da graduação. Agradeço a todos os colegas e professores do Departamento de Eletrônica, do Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina, que sempre me incentivaram e me deram base para continuar os estudos após a graduação.

Aos colegas de pós-graduação, pelas contribuições técnicas, ou por simplesmente fazerem parte dos momentos de descontração, como nas horas do café, nas sextas-feiras de Vinil ou nos churrascos com muita cerveja e risadas. Em especial, lembro-me dos amigos de labuta: Juliano Pacheco, Jéssica Santos, Antônio Barbosa (Toim), Francisco Brito, Janaina Almada, Dalton Honório (Gzuz), Davi Joca, Wellington Assunção, Hermínio Miguel, Ailton Leão (Vozão), Pedro Henrique, Paulo Cascavel, Ésio Eloi, Olympio Silva, Domenico Sgro, Samuel Jó, George Harrison, Eduardo Moreira, Jorge Wattes, Marcus Anderson, Saulo Ximenes, Lucas Ximenes, Samuel "Queiroz", Jefferson Maia e Alisson Freitas. Perdoem-me caso tenha esquecido o nome de alguém.

Aos órgãos governamentais, CAPES e CNPq, que contribuíram com o apoio financeiro necessário à realização deste trabalho, no sentido de promover o desenvolvimento científico e tecnológico.

Finalmente, agradeço todos àqueles que de alguma maneira contribuíram para conclusão desta tese.

"A mente que se abre para uma nova ideia jamais volta ao seu tamanho original."

(Albert Einstein)

"Escuta e serás sábio. O começo da sabedoria é o silêncio."

(Pitágoras)

RESUMO

Este trabalho propõe o estudo e implementação de um conversor CA-CC bidirecional trifásico de único estágio, isolado em alta frequência com correção de fator de potência. Baseado no conversor dual active bridge (DAB) e associado com a célula de comutação de três estados (CC3E), pode-se afirmar que esta topologia é adequada para aplicações como fontes de telecomunicação operando em 380 V - 400 V. Outra aplicação interessante para a topologia proposta reside nas novas concepções de geração distribuída e smart grids, pois esse conversor pode conectar a rede elétrica trifásica a outras fontes/cargas e controlar o fluxo de potência entre as mesmas. Uma análise matemática baseada no modelo fundamental é apresentada, na qual se verifica que a tensão efetiva aplicada na ponte H se aproxima daquela obtida com a técnica AM-DSB (Amplitude Modulation with Double Side-Band - Modulação em Amplitude com Banda Lateral Dupla). Dessa forma, desenvolve-se a análise de perdas e são delimitadas as faixas de comutação não dissipativa para os semicondutores. Um exemplo de projeto é desenvolvido, sendo descrito todo o hardware executado e o software implementado em um microcontrolador de 32 bits fabricado por Texas Instruments. Resultados de simulação e experimentais são adequadamente discutidos, validando o funcionamento do conversor proposto tanto em regime permanente quanto no que tange à resposta transitória diante de degraus de carga.

Palavras-chave: Conversor CA-CC trifásico, correção de fator de potência, *dual active bridge*, *phase-shift*.

ABSTRACT

This work proposes the study and implementation of a single-stage three-phase bidirectional ac-dc converter with high-frequency isolation and power factor correction. Based on the dual active bridge (DAB) converter associated with the three-state switching cell (3SSC), it is possible to state that this topology is adequate for telecom power supply applications operating at 380 V-400 V. Another interesting application for the proposed approach lies in novel concepts involving distributed generation and smart grids, since this converter is able to connect the three-phase grid to other sources/loads and control power flow among them. A theoretical analysis is carried out based on the fundamental model, where it is shown that the voltage across the H-bridge is nearly that obtained with AM-DSB (Amplitude Modulation with Double Side-Band) technique. Thus, the analysis of losses is performed while the limits for the semiconductors operating under soft switching condition are established. A design example is developed, while all hardware is described and software is implemented in a 32-bit microcontroller by Texas Instruments. Simulation and experimental results are properly discussed, validating the proposed converter operation in terms of steady-state condition and transient response when submitted to load steps.

Keywords: Three-phase ac-dc converter, power factor correction, dual active bridge, phase-shift.

LISTA DE FIGURAS

Figura 1.1 –	Típico sistema de microgeração (MTCA – Média tensão CA; BVCA –	
	Baixa tensão CA; MTCC – Média tensão CC; BTCC – Baixa tensão CC)	26
Figura 2.1 –	Retificador bridgeless full-bridge	30
Figura 2.2 –	Retificador bridgeless half-bridge	30
Figura 2.3 –	Conversor CA-CC matricial.	31
Figura 2.4 –	Conversor CA-CC DAB full-bridge	32
Figura 2.5 –	Conversor CA-CC bidirecional interleaved	32
Figura 2.6 –	Retificador TAIPEI.	33
Figura 2.7 –	Retificador swiss-forward	34
Figura 2.8 –	Conversor CA-CC bidirecional com número reduzido de interruptores	35
Figura 2.9 –	Conversor matricial com retificador ativo no lado secundário	36
Figura 2.10 –	Conversor matricial empregando a configuração full-bridge no lado	
	secundário	36
Figura 2.11 –	Circuito grampeador RC para o conversor matricial trifásico	37
Figura 2.12 –	Conversor CA-CC multiportas.	38
Figura 2.13 –	Conversor CA-CC Conergy NPC.	39
Figura 2.14 –	Conversor CA-CC paralelo/série.	39
Figura 2.15 –	Conversor CA-CC Unfolder/DABSR.	40
Figura 2.16 –	Conversor CA-CC 4 interruptores + DABSR	41
Figura 2.17 –	Conversor CA-CC com dois interruptores com retificador de dois níveis	
	em cascata	42
Figura 2.18 –	Conversor CA-CC multifásico	42
Figura 2.19 –	Conversor CA-CC proposto	43
Figura 3.1 –	Estados de funcionamento do lado primário	46
Figura 3.2 –	Estados de funcionamento do lado secundário.	46
Figura 3.3 –	Modulação PSPWM modificada com duas ondas portadoras	48
Figura 3.4 –	Estratégia de controle proposta	49
Figura 3.5 –	Circuito de sincronismo q-PLL	49
Figura 3.6 –	Princípio de operação do controle da magnetizante por sequência de	
	comando	51
Figura 3.7 –	Fluxograma do controle por repetição de sequência de comando	52
Figura 3.8 –	Controle da corrente magnetizante por variação da razão cíclica	53

Figura 3.9 –	Regiões de operação da célula CC-CC básica	4
Figura 3.10 –	Modelo fundamental adotado na análise	5
Figura 3.11 –	Tensões fundamentais aplicadas ao transformador do conversor DAB	б
Figura 3.12 –	Variação da potência de saída em função do ângulo φ	7
Figura 3.13 –	Comportamento das potências ativa e aparente e do fator de potência	8
Figura 3.14 –	Análise das potências instantâneas	8
Figura 3.15 –	Modelo fundamental e vetores da tensão aplicada no transformador59	9
Figura 3.16 –	Gráfico utilizado na análise da comutação	2
Figura 3.17 –	Análise teórica da comutação no interruptor superior do lado primário (S_1) 6	3
Figura 3.18 –	Análise por simulação no software PSIM®, da comutação no interruptor	
	<i>S</i> ₁	3
Figura 3.19 –	Análise da comutação no interruptor inferior do lado primário (S_2)	4
Figura 3.20 –	Análise da comutação nos interruptores superior (S_5) e inferior (S_6) do lado	
	secundário6	5
Figura 3.21 –	Análise das correntes nos semicondutores	б
Figura 3.22 –	Curva de rendimento em função da frequência de comutação	0
Figura 3.23 –	Estimativa das perdas totais no conversor proposto7	1
Figura 3.24 –	Topologia de dois estágios72	2
Figura 3.25 –	Comparação dos volumes dos elementos magnéticos variando-se a	
	frequência de comutação74	4
Figura 3.26 –	Perfil 3D das perdas no conversor proposto7	5
Figura 3.27 –	Perfil 3D das perdas no conversor de dois estágios7	5
Figura 3.28 –	Comportamento das perdas em função da frequência de comutação para	
	diversos valores da área de silício70	б
Figura 3.29 –	Comportamento das perdas em função da área de silício para diversos	
	valores da frequência de comutação70	б
Figura 3.30 –	Gráfico 3D da diferença das perdas7	7
Figura 3.31 –	Diagrama de cores representando a variação das perdas em função da área	
	de silício e da frequência de comutação	8
Figura 4.1 –	Diagrama esquemático do circuito dos sensores de tensão LEM80	0
Figura 4.2 –	Condicionamento das tensões aplicadas ao pino A/D do microcontrolador8	1
Figura 4.3 –	Diagramas esquemáticos dos circuitos dos sensores de corrente LEM	2
Figura 4.4 –	Filtros <i>anti-aliasing</i> de primeira e segunda ordem	4
Figura 4.5 –	Circuito <i>buffer</i> do tipo coletor aberto (SN7407)	б

Figura 4.6 –	Diagrama de blocos das malhas de controle	. 87
Figura 4.7 –	Diagramas de Bode para a malha de corrente dq (analógico)	. 88
Figura 4.8 –	Circuito equivalente para o projeto da malha de tensão	. 89
Figura 4.9 –	Diagramas de Bode da malha de tensão do barramento primário	
	(analógico)	. 90
Figura 4.10 –	Aproximação do circuito proposto a um circuito gyrator de duas portas	.91
Figura 4.11 –	Circuito de controle da tensão no barramento CC secundário	.91
Figura 4.12 –	Diagramas de Bode da malha de tensão do barramento secundário	
	(analógico)	. 92
Figura 4.13 –	Diagramas de Bode da malha de corrente dq (digital)	. 95
Figura 4.14 –	Diagramas de Bode da malha de tensão do barramento primário (digital)	. 97
Figura 4.15 –	Diagrama de Bode da malha de tensão do barramento secundário (digital)	. 99
Figura 4.16 –	Diagrama de Bode da malha de controle da corrente magnetizante	
	(digital)	102
Figura 4.17 –	Elementos magnéticos de entrada e distribuição térmica.	105
Figura 4.18 –	Transformador de potência, indutores série e imagem termográfica	106
Figura 5.1 –	Circuito de potência (lados primário e secundário)	108
Figura 5.2 –	Representação das fontes de alimentação de entrada e elementos	
	magnéticos	109
Figura 5.3 –	Diagrama esquemático dos controladores	109
Figura 5.4 –	PSIM: Circuito q-PLL	110
Figura 5.5 –	Blocos de modulação (fases A, B e C).	110
Figura 5.6 –	Visão detalhada do bloco de modulação	111
Figura 5.7 –	Correntes nos indutores de entrada (i_{La} , i_{Lb} e i_{Lc}) e tensão v_{an}	111
Figura 5.8 –	Ondulação da corrente no indutor de entrada.	112
Figura 5.9 –	Tensões nas pontes dos lados primário e secundário e corrente no indutor	
	série (modo retificador)	113
Figura 5.10 –	Tensões nas pontes dos lados primário e secundário e corrente no indutor	
	série (modo inversor).	113
Figura 5.11 –	Controle ativo da corrente de magnetização	114
Figura 5.12 –	Validação do controle ativo da corrente de magnetização	115
Figura 5.13 –	Inversão do fluxo de potência.	116
Figura 5.14 –	Comportamento do ângulo φ para a alteração do sentido do fluxo de	
	potência.	117

Figura 5.15 –	Comportamento da potência em função do ângulo φ 118
Figura 6.1 –	Vista superior do protótipo experimental de 5 kW do conversor proposto 120
Figura 6.2 –	Visão superior do protótipo experimental de 5 kW do conversor proposto121
Figura 6.3 –	Microcontrolador Delfino F28377 (com MCU TMS320F28377D) e dock-
	<i>station</i> 121
Figura 6.4 –	Circuito para emulação de um conversor digital-analógico 122
Figura 6.5 –	Validação do algoritmo de sincronismo q-PLL: (A) degrau (B)
	restabelecimento da rede123
Figura 6.6 –	Análise do tempo de atraso causado pelo filtro DAC emulado124
Figura 6.7 –	Correntes nos indutores de entrada124
Figura 6.8 –	Corrente no autotransformador: (A) i_{La} positiva (B) i_{La} negativa
Figura 6.9 –	Tensões multinível: (A) Tensões de linha (B) Tensões de fase125
Figura 6.10 –	Correntes nos indutores série: (A) van=0 V; (B) van=220 V126
Figura 6.11 –	Validação do controle ativo da corrente magnetizante127
Figura 6.12 –	Principais formas de onda para a operação no modo retificador: (A)
	$50\% \cdot P_o$; (B) $100\% \cdot P_o$
Figura 6.13 –	Principais formas de onda para a operação no modo inversor: (A) $50\% \cdot P_o$;
	(B) 100%· <i>P</i> _o
Figura 6.14 –	Validação do algoritmo de compensação da razão cíclica efetiva no lado
	secundário (modo retificador): (A) Controle desligado (B) Controle ligado. 129
Figura 6.15 –	Validação do algoritmo de compensação da razão cíclica efetiva no lado
	secundário (modo inversor): (A) Controle desligado (B) Controle ligado129
Figura 6.16 –	Tensões nas pontes dos lados primário e secundário e corrente no indutor
	série para diferentes pontos da tensão de entrada V_{an}
Figura 6.17 –	Degraus de carga no modo retificador (1,9 kW – 3,8 kW – 1,9 kW) 131
Figura 6.18 –	Degraus de carga no modo inversor (1.25 kW – 2,5 kW – 1,5 kW) 132
Figura 6.19 –	Degraus de carga demonstrando a bidirecionalidade do fluxo de potência
	(injeção de 2 kW – extração de 2,5 kW)133
Figura 6.20 –	Análise da comoção no interruptor S1a (primário)134
Figura 6.21 –	Rendimento do conversor em função da potência de saída retificador) 135
Figura 6.22 –	Rendimento do conversor em função da potência de saída (inversor) 135
Figura 6.23 –	Comparação entre as curvas de variação da potência em função do ângulo
	φ

LISTA DE TABELAS

Tabela 3.1 – Estados dos interruptores do lado primário.	
Tabela 3.2 – Estados dos interruptores do lado secundário	
Tabela 3.3 – Esforços de corrente nos semicondutores	
Tabela 3.4 – Condições de chaveamento no primário	72
Tabela 4.1 – Especificações do projeto	
Tabela 4.2 – Parâmetros do conversor	
Tabela 4.3 – Resumo do projeto dos circuitos associados aos sensores de tensão	
Tabela 4.4 – Resumo do projeto dos filtros anti-aliasing.	
Tabela 4.5 – Resumo do projeto dos indutores de entrada (Magmattec)	103
Tabela 4.6 – Resumo do projeto dos autotransformadores (Magmattec)	104
Tabela 4.7 – Resumo do projeto dos transformadores de potência (Magmattec)	105
Tabela 4.8 – Resumo do projeto dos indutores série (Magmattec)	106
Tabela 4.9 – Resumo do projeto dos indutores das malhas de controle das correntes	
magnetizantes (Thornton).	107
Tabela 6.1 – Componentes utilizados no protóripo experimental	

LISTA DE ABREVIATURAS E SIGLAS

3SSC	Three-State Switching Cell (Célula de Comutação de Três Estados)
AM-DSB	<i>Amplitude Modulation with Double Side-Band</i> (Modulação em Amplitude com Banda Lateral Dupla)
BVCA	Baixa Tensão em Corrente Alternada
BVCC	Baixa tensão em Corrente Contínua
CA	Corrente Alternada
CC	Corrente Contínua
CC3E	Célula de Comutação de Três Estados
DAB	Dual Active Bridge
DABSR	Dual Active Bridge Série Ressonante
DHT	Distorção Harmônica Total
DSP	Digital Signal Processor (Processador Digital de Sinais)
FP	Fator de Potência
FPGA	<i>Field-Programmable Gate Array</i> (Arranjo de Portas Programável em Campo)
IPQC	<i>Improved Power Quality Converter</i> (Conversor com Melhoria da Qualidade da Energia)
MCC	Modo de Condução Contínua
MCD	Modo de Condução Descontínua
MTCA	Média Tensão em Corrente Alternada
MTCC	Média Tensão em Corrente Contínua
NPC	Neutral Point Clamped (Grampeamento do Ponto Neutro)
PFC	Power Factor Correction (Correção de Fator de Potência)
PI	Proporcional-Integral
PID	Proporcional-Integral-Derivativo
PS	Phase Shift (Deslocamento de Fase)
PWM	Pulse-Width Modulation (Modulação por Largura de Pulso)
SiC	Silicon Carbide (Carboneto de Silício)
SPWM	<i>Sinusoidal Pulse-Width Modulation</i> (Modulação por Largura de Pulso Senoidal)
SSC	Single-Stage Converter (Conversor com Estágio Único)
Telecom	Telecomunicações
ZCS	Zero Current Switching (Comutação sob Corrente Nula)
ZVS	Zero Voltage Switching (Comutação sob Tensão Nula)

LISTA DE SIMBOLOS

$a_{\rm SiCproporcional}$

$i_{La}(t)$	Corrente que flui pelo indutor da fase A
$\alpha_{SI}(t)$	Função de modulação para o interruptor S_I
$\alpha_{S2}(t)$	Função de modulação para o interruptor S_2
$\alpha_{S5}(t)$	Função de modulação para o interruptor S_5
$\alpha_{S6}(t)$	Função de modulação para o interruptor S_6
$lpha_{SiCproporcianal}$	Área de silício normalizada
$\beta_{SI}(t)$	Função de cruzamento por zero da corrente no interruptor S_1
$\beta_{S2}(t)$	Função de cruzamento por zero da corrente no interruptor S_2
$\beta_{S5}(t)$	Função de cruzamento por zero da corrente no interruptor S_5
$\beta_{So}(t)$	Função de cruzamento por zero da corrente no interruptor S_6
C_{lf}	Capacitância do filtro anti-aliasing (1ª ordem)
C_{2f}	Capacitância do filtro anti-aliasing (2ª ordem)
C_{3f}	Capacitância do filtro anti-aliasing (2ª ordem)
$C_{i_dq(digital)}(s)$	Compensador de corrente digital – modo contínuo
$C_{i_dq(digital)}(z)$	Compensador de corrente digital – modo discreto
$C_{iMag(digital)}(s)$	Compensador da corrente de magnetização – modo contínuo
$C_{iMag(digital)}(z)$	Compensador da corrente de magnetização – modo discreto
$C_{v_PRI(digital)}(s)$	Compensador da tensão no barramento primário digital – modo contínuo
$C_{v_PRI(digital)}(z)$	Compensador da tensão no barramento primário digital – modo discreto
$C_{v_SEC(digital)}(s)$	Compensador da tensão no barramento secundário digital – modo contínuo
$C_{v_SEC(digital)}(z)$	Compensador da tensão no barramento secundário digital – modo discreto
$\delta_{x,y}(t)$	Função de comutação (análise de perdas)
$e_{dq}[k-x]$	Entradas da equação a diferenças da corrente dq
$e_{iMag}[k-x]$	Entradas da equação a diferenças da tensão no barramento primário
$e_{PRI}[k-x]$	Entradas da equação a diferenças da tensão no barramento primário
$e_{SEC}[k-x]$	Entradas da equação a diferenças da tensão no barramento secundário
f_{ci_dq}	Frequência de cruzamento da malha de corrente – modo analógico
$f_{ci_dq(digital)}$	Frequência de cruzamento da malha de corrente –modo digital
$fc_{iMag(digital)}$	Frequência de cruzamento da malha de corrente i_{Mag} – modo digital
f _{cv_PRI}	Frequência de cruzamento da malha de tensão no barramento primário
$f_{cv_PRI(digital)}$	Frequência de cruzamento da malha de tensão do barramento primário

– modo digital

f_{cv_SEC}	Frequência de cruzamento da malha de tensão do barramento secundário
$f_{cv_SEC(digital)}$	Frequência de cruzamento da malha de tensão do barramento secundário – modo digital
$Filtro_i(s)$	Função de transferência do filtro anti-aliasing das correntes
$Filtro_{iMag}(s)$	Função de transferência do filtro <i>anti-aliasing</i> das correntes i_{Mag}
$F_m(s)$	Função de transferência da onda moduladora
$F_{m(digital)}(s)$	Função de transferência da onda moduladora – modo digital
$F_{m_iMag(digital)}(s)$	Função de transferência da moduladora da corrente i_{Mag} – modo digital
$FTLA_{i_sc}$	Função de transferência de laço aberto sem compensador da corrente de entrada – modo analógico
$FTLA_{i_sc(digital)}$	Função de transferência de laço aberto sem compensador da corrente de entrada – modo digital
FTLA _{i2_sc(digital)}	Função de transferência de laço aberto sem compensador da corrente de magnetização – modo digital
$FTLA_{v_sc}$	Função de transferência de laço aberto sem compensador da tensão no barramento primário
$FTLA_{v_sc(digital)}$	Função de transferência de laço aberto sem compensador da tensão no barramento primário – modo digital
$FTLA_{v2_sc}$	Função de transferência de laço aberto sem compensador da tensão no barramento secundário
$FTLA_{v2_sc(digital)}$	Função de transferência de Iaço aberto sem compensador da tensão no barramento secundário – modo digital
<i>g</i> ₁₂	Ganho do circuito gyrator com duas portas
G_{1iLEM}	Ganho do sensor de corrente (8 A)
G _{2iLEM}	Ganho do sensor de corrente (25 A)
$G_{AD12bits}$	Ganho do conversor A/D de 12 bits
$G_{i_dq}(s)$	Função de transferência da malha de corrente
$G_{i_dq(digital)}(s)$	Função de transferência da malha de corrente – modo digital
G_{iConfl}	Ganho do circuito do sensor de tensão (Configuração 1)
G_{iConf2}	Ganho do circuito do sensor de tensão (Configuração 2)
$G_{iMag(digital)}(s)$	Função de transferência da planta da corrente i_{Mag} – modo digital
$G_{vPRI}(s)$	Função de transferência da malha de tensão do barramento primário
η	Relação de transformação
$H_e(s)$	Função de transferência da amostragem
$H_{i_dq}(s)$	Ganho de realimentação da malha de corrente – modo analógico
$H_{i_dq(digital)}(s)$	Ganho de realimentação da malha de corrente – modo digital
$H_{iMag(digital)}(s)$	Ganho de realimentação da malha de controle de corrente da magnetização – modo digital
$H_{v_PRI}(s)$	Ganho de realimentação da malha de tensão do barramento primário

$H_{v_PRI(digital)}(s)$	Ganho de realimentação da malha de tensão do barramento primário – modo digital
$H_{v_SEC}(s)$	Ganho de realimentação da malha de tensão do barramento secundário
$H_{vSEC(digital)}(s)$	Ganho de realimentação da malha de tensão barramento secundário – modo digital
<i>i</i> _{<i>a</i>1}	Corrente no enrolamento primário do autotransformador
<i>i</i> _{a2}	Corrente no enrolamento secundário do autotransformador
i_{a3}	Corrente no enrolamento secundário do transformador
i_d	Corrente do eixo direto
i_{d_ref}	Referência da corrente de eixo direto
$i_{Dx}(t)$	Corrente que circula pelo diodo em antiparalelo (análise de perdas)
$i_{entrada_LEM}$	Corrente de entrada no sensor de tensão (LEM)
<i>i</i> _{La}	Corrente que flui pelo indutor da fase A
i_{Lb}	Corrente que flui pelo indutor da fase B
i_{Lc}	Corrente que flui pelo indutor da fase C
$i_{Lsec}(t)$	Corrente no enrolamento secundário (modelo fundamental)
<i>i</i> _{mag}	Corrente de magnetização
$I_{o_ef}(\varphi)$	Corrente de saída eficaz (modelo fundamental)
$\iota_{ heta}$	Corrente do eixo de quadratura
i_{q_ref}	Referência da corrente de eixo de quadratura
$i_{SI}(t)$	Corrente no interruptor superior do lado primário
I _{S1a_fund}	Corrente fundamental no interruptor S_1
$i_{S2}(t)$	Corrente no interruptor superior do lado primário
$i_{S5}(t)$	Corrente no interruptor superior do lado secundário
$i_{S6}(t)$	Corrente no interruptor inferior do lado secundário
i_{saida_LEM}	Corrente de saída do sensor de tensão (LEM)
$i_{Sx}(t)$	Corrente que circula no interruptor (análise de perdas)
$\dot{i}_{y,xc}(t)$	Função que descreve a corrente (análise de perdas)
I_{y,x_med}	Corrente média (análise de perdas)
I_{y,x_rms}	Corrente eficaz (análise de perdas)
L _{sec}	Indutância série (Indutor de transferência de energia)
m_a	Onda moduladora da fase A
M_a	Índice de modulação no transformador (DAB)
m_b	Onda moduladora da fase B
m_c	Onda moduladora da fase C
MF_{i_dq}	Margem de fase desejada para a malha de corrente

$MF_{i_dq(digital)}$	Margem de fase desejada para a malha de corrente – modo digital
$MF_{iMag(digital)}$	Margem de fase desejada para malha de corrente i_{Mag} – modo digital
MF _{v_PRI}	Margem de fase desejada para malha de tensão do barramento primário
MF_{v_SEC}	Margem de fase desejada para malha de tensão do barramento secundário
M_i	Índice de modulação do retificador
$P_{a_inst}(t)$	Potência instantânea da fase A
$P_{b_inst}(t)$	Potência instantânea da fase B
$P_{c_inst}(t)$	Potência instantânea da fase C
P_{dy,x_COND}	Perdas por condução no diodo antiparalelo
$P_{o_{1}f}(\varphi)$	Potência monofásica
$P_{o_{3f}}(\varphi)$	Potência trifásica
P _{rr}	Perda na recuperação diversa do diodo
P_{Sxy_TOTAL}	Perdas totais no interruptor
$P_{total_inst}(t)$	Potência instantânea total
P_{y,x_COND}	Perdas por condução no interruptor
R_{lf}	Resistência do filtro anti-aliasing (1ª ordem)
R_{1i}, R_{2i}	Resistores de ganho do sensor de corrente (Configuração 1)
$R_{1}-R_{16}$	Regiões de operação do conversor DAB
R_{2f}	Resistência do filtro anti-aliasing (2ª ordem)
R_{3i}, R_{4i}	Resistores de ganho do sensor de corrente (Configuração 2)
$R_{entrada_LEM}$	Resistencia de entrada do sensor de tensão (LEM)
<i>r_{Lin}</i>	Resistência do indutor de entrada
R_{offset}	Resistência do divisor resistivo (Sensor de corrente)
R_{saida_LEM}	Resistencia de saída do sensor de tensão (LEM)
S_{1x}, S_{3x}	Comando dos interruptores superiores do lado primário (x =fase A , B ou C)
S_{2x}, S_{4x}	Comando dos interruptores inferiores do lado primário (x =fase A , B ou C)
S_{5x}, S_{7x}	Comando dos interruptores superiores do lado secundário (x =fase A , B ou C)
S_{6x}, S_{8x}	Comando dos interruptores inferiores do lado secundário (x =fase A , B ou C)
$\sigma_{\delta\iota\phi}$	Subtração vetorial do ângulo das tensões do modelo fundamental
$S_{o_3f}(\varphi)$	Potência aparente de saída eficaz (modelo fundamental)
$u_{dq}[k-x]$	Saídas da equação a diferenças da corrente dq
$u_{iMag}[k-x]$	Saídas da equação a diferenças da tensão no barramento primário

$u_{PRI}[k-x]$	Saídas da equação a diferenças da tensão no barramento primário
$u_{SEC}[k-x]$	Saídas da equação a diferenças da tensão no barramento secundário
v(t)	Tensão aplicada no transformador (AMD-DSB)
V_{Ix}	Tensão na entrada do circuito buffer
$V2_x$	Tensão na saída do circuito buffer
Van	Tensão fase-neutro na fase A
v_{bn}	Tensão fase-neutro na fase B
V_{CC}	Tensão contínua no barramento
V _{cn}	Tensão fase-neutro na fase C
V_{dif}	Subtração vetorial das tensões do modelo fundamental
V_{medido_LEM}	Tensão de entrada no sensor de tensão (LEM)
$V_{o_3f}(\varphi)$	Tensão de saída eficaz (modelo fundamental)
V _{oPRI}	Tensão no barramento primário
VoPRIref	Referência da tensão no barramento primário
V_{oSEC}	Tensão no barramento secundário
$V_{oSECref}$	Referência da tensão no barramento secundário
V_p	Constante 1 da modulação AMD-DSB
V_{ph}	Constante 2 da modulação AMD-DSB
<i>V_{PRI}∠</i> 0°	Tensão no barramento primário (vetorial)
$V_{PRImod}(t)$	Tensão modulada no barramento primário (modelo fundamental)
V _{PRIx}	Tensão aplicada na ponte do lado primário (x=fase A, B ou C)
V_{saida_iConf1}	Tensão de saída do sensor de corrente (Configuração 1)
V_{saida_iConf2}	Tensão de saída do sensor de corrente (Configuração 2)
V_{saida_LEM}	Tensão de saída do sensor de tensão (LEM)
$V_{SEC} \angle \phi^{\circ}$	Tensão no secundário (vetorial)
$V_{SECmod}(t)$	Tensão modulada no barramento secundário (modelo fundamental)
V _{SECx}	Tensão aplicada na ponte do lado secundário (x=fase A, B ou C)
V_t	Onda portadora (triangular)
$V_{t_{-180}}$	Onda portadora (triangular) defasada em 180°
V_x	Valor da tensão para a análise da comutação
V_a	Tensão no eixo alfa
Vb	Tensão no eixo beta
$\omega_{2\phi ho}$	Frequência angular para 120 Hz (dobro da frequência da rede)
ω_{χ}	Frequência angular para 50 kHz (frequência de comutação)
ω_o	Frequência angular para 60 Hz (frequência da rede CA)

W _{rr}	Energia dissipada na recuperação reversa do diodo
W_{y,x_OFF}	Energia dissipada no bloqueio do interruptor
W_{y,x_ON}	Energia dissipada na entrada em condução do interruptor

SUMARIO

1	INTRODUÇÃO	26
2	ESTADO DA ARTE DOS CONVERSORES CA-CC ISOLADOS	29
2.1	Retificadores Monofásicos de Único Estágio	29
2.1.1	Retificador Bridgeless Full-Bridge	29
2.1.2	Retificador Bridgeless Half-Bridge	30
2.1.3	Conversor CA-CC Matricial	31
2.1.4	Conversor CA-CC DAB Full-bridge	31
2.1.5	Conversor CA-CC Bidirecional Interleaved	32
2.2	Retificadores Trifásicos	33
2.2.1	Retificador TAIPEI Isolado	33
2.2.2	Retificador Swiss-Forward	34
2.2.3	Conversor CA-CC Bidirecional com Nº Reduzido de Interruptores Controlados	35
2.2.4	Conversor CA-CC BIDIRECIONAL "Matricial"	35
2.2.5	Conversor CA-CC Multiportas	37
2.2.6	Conversor CA-CC Conergy NPC	<u>38</u>
2.2.7	Conversor CA-CC Paralelo/Série	39
2.2.8	Conversor CA-CC Unfolder/DABSR	40
2.2.9	Conversor CA-CC com Quatro interruptores + DABSR	41
2.2.10	Conversor CA-CC Dois Interruptores com Retificador de 2 Níveis em Cascata	41
2.2.11	Conversor CA-CC Multifásico	42
2.3	Topologia Proposta	43
2.4	Considerações Finais	44
3	ANÁLISE DO CONVERSOR PROPOSTO	45
3.1	Análise Qualitativa	45
3.1.1	Técnica de Modulação	4 5
3.1.2	Estratégia de Controle Geral	4 8
3.1.3	Controle da Corrente Magnetizante	50
3.1.3.1	Controle por Sequência de Comando	50
3.1.3.2	Controle por Variação da Razão Cíclica	53
3.2	Análise Quantitativa	54
3.2.1	Modelo Fundamental	54
3.2.2	Análise da Comutação	59

3.2.3	Estudo das Perdas	66
3.2.3.1	Correntes Média e Eficaz	66
3.2.3.2	Cálculo das Perdas por Condução e Comutação	
3.2.4	Comparação com Uma Topologia de Dois Estágios	71
3.3	Considerações Finais	
4	PROCEDIMENTO DE PROJETO	
4.1	Sensores de Tensão	
4.2	Sensores de Corrente	81
4.3	Filtros Anti-Aliasing	
4.4	Circuito <i>Buffer</i> de Tensão	
4.5	Projeto dos Controladores	
4.5.1	Projeto dos Controladores analógicos	
4.5.1.1	Malha de corrente (Analógico)	
4.5.1.2	Malha de Tensão do Barramento Primário (Analógico)	
4.5.1.3	Malha de Tensão do Barramento Secundário (Analógico)	
4.5.2	Projeto dos Controladores Digitais	
4.5.2.1	Malha de Corrente (Digital)	
4.5.2.2	Malha de tensão do primário (Digital)	
4.5.2.3	Malha de Tensão do Barramento Secundário (Digital)	
4.5.2.4	Malha de Controle da Corrente Magnetizante (Digital)	
4.6	Projeto dos Elementos Magnéticos	
4.6.1	Indutores de Filtro de Entrada (L_a , L_b e L_c)	
4.6.2	Autotransformador	
4.6.3	Transformador de Potência	
4.6.4	Indutores Série	
4.6.5	Indutores das Malhas de Controle das Correntes Magnetizantes	
5	RESULTADOS DE SIMULAÇÃO	
5.1	Detalhes do Circuito Simulado	
5.2	Análise dos Resultados	
5.3	Considerações Finais	
6	PROTÓTIPO EXPERIMENTAL	
6.1	Descrição do Protótipo Experimental	
6.1.1	Microcontrolador Delfino TMS320F28377D	
6.2	Resultados Experimentais	

6.3	Considerações Finais136
7	CONCLUSÃO137
7.1	Publicações Resultantes138
	REFERÊNCIAS139
	APÊNDICE A – ANÁLISE DAS PERDAS VARIANDO-SE A ÁREA DE
	SILÍCIO
	APÊNDICE B – PROJETO DOS CONTROLADORES ANALÓGICOS
	UTILIZANDO O MÉTODO DO FATOR K142
	APÊNDICE C – PROJETO DOS CONTROLADORES DIGITAIS
	UTILIZANDO O MÉTODO DO FATOR K150
	APÊNDICE D – PROJETO DOS ELEMENTOS MAGNÉTICOS163
	APÊNDICE E – CÓDIGO EM LINGUAGEM DE PROGRAMAÇÃO C
	UTILIZADO NAS SIMULAÇÕES DO PSIM®176
	APÊNDICE F – DESCRIÇÃO DO HARDWARE
	APÊNDICE G – CÓDIGO EM LINGUAGEM DE PROGRAMAÇÃO C
	DESENVOLVIDO EXPERIMENTALMENTE (MCU TMS320F28377D) 178

1 INTRODUÇÃO

A conversão CA-CC trifásica com isolação em alta frequência tem ampla aplicação na indústria, em particular nas fontes para equipamentos de telecomunicações (telecom) (BURKE, 2014). Com o aumento considerável da potência das fontes de telecom, é inviável trabalhar com baixas tensões, de modo que isso motiva o desenvolvimento de fontes com tensões na ordem de 380 V a 400 V (PRATT; KUMAR; ALDRIDGE, 2007). Além disso, tem se intensificado o uso de barramentos de corrente contínua em geração distribuída, principalmente com o crescimento da microgeração, sendo que em uma mesma rede encontram-se presentes diversos tipos de fontes, a exemplo das energias de biomassa, fotovoltaica, eólica, entre outras (BAOCHAO; SECHILARIU; LOCMENT, 2013). Com a expansão dos sistemas distribuídos nas últimas décadas e a introdução do conceito de smart grids, parte dos estudos têm se focado em topologias bidirecionais (DE OLIVEIRA FILHO et al., 2012), capazes de controlar o fluxo de potência entre diversas fontes de energia e dispositivos de armazenamento (como baterias, por exemplo). A Figura 1.1 ilustra um típico sistema de geração distribuída, composto por linhas de distribuição CA e CC, bem como fontes de energias renováveis. Nota-se que os conversores CA-CC bidirecionais podem ter diversas aplicações, como interligação de linhas de baixa tensão; conexão de geradores eólicos, painéis fotovoltaicos, cargas CC e CA; e mais recentemente, carregamento de veículos elétricos e híbridos.





FONTE: Próprio autor.

Considerando a norma IEC 61000-3-4, que regulamenta os limites para a distorção harmônica da corrente e o fator de potência (IEC, 2001), os conversores CA-CC devem adequar as correntes drenadas aos parâmetros estabelecidos. Além disso, busca-se projetar conversores com alta densidade de potência e elevado rendimento. Neste contexto, este trabalho propõe como contribuição o estudo e implementação de um novo conversor CA-CC trifásico bidirecional de único estágio com correção de fator de potência e isolamento em alta frequência.

Esta tese de doutorado está organizada em seis capítulos, sendo estes descritos na sequência:

Capítulo 2 – Estado da arte dos conversores CA-CC isolados. Neste ponto, são descritos os principais conversores encontrados na literatura. Inicialmente, tem-se um resumo dos retificadores monofásicos, analisando-se as topologias de único estágio com isolação em alta frequência. Em seguida, são analisados os principais conversores CA-CC trifásicos, que constituem a base para a concepção da topologia proposta, por sua vez apresentada no final deste capítulo.

Capítulo 3 – Análise do conversor CA-CC. Uma vez que a topologia é proposta, esta seção dedica-se a descrever a estrutura supracitada em detalhes. Primeiramente, realiza-se a análise qualitativa, sendo apresentada a estratégia de controle geral, os métodos de controle da corrente magnetizante e o princípio de funcionamento. Por fim, tem-se a análise quantitativa, na qual desenvolve-se o equacionamento dos principais elementos do conversor com base no modelo fundamental e, em seguida, realizam-se a análise da comutação e o estudo das perdas nos semicondutores.

Capítulo 4 – Procedimento de projeto. Neste capítulo, é descrito detalhadamente o projeto dos elementos sensores de tensão e corrente, filtros *anti-aliasing* e circuitos *buffer* de tensão. Em seguida, é apresentado o projeto dos controladores analógicos (utilizados na simulação para validar a topologia) e dos controladores digitais (empregados no desenvolvimento do protótipo experimental). Por fim, tem-se o projeto dos indutores e transformadores utilizados no experimento.

Capítulo 5 – Resultados de simulação. Buscando validar a topologia proposta, são discutidos neste capítulo alguns resultados de simulação relevantes. Além dos resultados em regime permanente, são aplicados degraus de carga para validar o funcionamento correto dos controladores e a demonstrar a bidirecionalidade de fluxo de potência do conversor.

Capítulo 6 – Resultados experimentais. Com um protótipo de 5 kW, neste capítulo são apresentados os resultados experimentais. Analogamente à simulação, inicialmente tem-se

a análise do conversor em regime, descrevendo-se seu funcionamento em termos das principais formas de onda. Em seguida, o desempenho adequado dos controladores é validado aplicando-se degraus de carga no intuito de investigar a resposta dinâmica do sistema. Por fim, obtém-se a curva de rendimento para os dois modos de operação do conversor, isto é, retificador e inversor.

Capítulo 7 – Conclusão geral: Finalmente, são apresentadas as considerações finais do trabalho, discutindo-se detalhadamente o estudo desenvolvido e propondo-se sugestões a para continuidade da pesquisa em termos de trabalhos futuros.

2 ESTADO DA ARTE DOS CONVERSORES CA-CC ISOLADOS

Neste capítulo, é realizada a revisão de literatura envolvendo os principais conversores CA-CC encontrados na literatura, por sua vez relacionados ao tema proposto. Inicialmente em (TSAI-FU; TE-HUNG; YUAN-CHUAN, 1999), são apresentados diversos conversores do tipo SSC (Single-Stage Converter), mostrando-se que o rendimento de um dado conversor está intrinsecamente ligado à escolha da célula PFC (Power Factor *Correction*). Seguindo a mesma linha de pesquisa, em (SINGH et al., 2011) é apresentado o estado da arte dos retificadores monofásicos com correção de fator de potência, sendo comparadas as principais características de alguns destes conversores, como forward, buck, push-pull, boost, Cuk, Zeta, entre outros. Já em (SINGH et al., 2004), tem-se uma ampla revisão dos principais conversores CA-CC trifásicos, classificados basicamente em dois grupos: unidirecionais e bidirecionais; também são descritas topologias do tipo IPQC (Improved Power Quality Converter), com foco na qualidade de energia. Assim, com base nesses trabalhos, divide-se este capítulo em dois tópicos, sendo que na primeira seção tem-se um levantamento dos principais conversores CA-CC monofásicos de único estágio; em segunda instância, descrevem-se os conversores trifásicos isolados em alta frequência. Por fim, propõe-se a topologia estudada neste trabalho.

2.1 Retificadores Monofásicos de Único Estágio

Dentre as diversas topologias retificadoras encontradas na literatura, esta seção dedica-se à revisão dos trabalhos associados a conversores que possuem único estágio de conversão e isolação galvânica.

2.1.1 Retificador Bridgeless Full-Bridge

Os conversores do tipo *bridgeless* têm como principal característica incorporar o estágio de retificação ao estágio de alta frequência, reduzindo assim as perdas por condução. Em (CHIEN-MING et al., 2010), é proposto um retificador do tipo *bridgeless full-brige* operando no modo de condução descontínua (MCD), como mostra a Figura 2.1. Por operar em MCD, o indutor de entrada tem seu volume reduzido e a forma de onda da corrente drenada da rede é naturalmente senoidal, sem a necessidade de um controle específico para realizar a correção do fator de potência. Contudo, esta topologia apresenta algumas

desvantagens, como limitação dos níveis de potência, operação em MCD com elevados valores de pico das correntes nos semicondutores e fluxo de potência unidirecional, inviabilizando-o no caso de algumas aplicações.



Figura 2.1 – Retificador bridgeless full-bridge.

FONTE: Adaptada de (CHIEN-MING et al., 2010).

2.1.2 Retificador Bridgeless Half-Bridge

Conversores de estágio único podem ter seu rendimento reduzido devido às perdas por comutação. Em (WOO-YOUNG; JOO-SEUNG, 2011), tem-se um retificador de estágio único do tipo *bridgeless half-bridge*, em que os interruptores operam com comutação suave, implicando o aumento do rendimento da topologia. Utilizando apenas dois interruptores controlados, tem-se na Figura 2.2 o diagrama esquemático deste retificador.

Figura 2.2 – Retificador bridgeless half-bridge.



FONTE: Adaptada de (WOO-YOUNG; JOO-SEUNG, 2011).

A comutação sob tensão nula (ZVS) dos interruptores ocorre devido à indutância de dispersão do transformador L_{lk} e ao capacitor C_b , sendo obtido pelos autores desse trabalho um rendimento de 93% para um protótipo experimental de 250 W. Contudo, este conversor é unidirecional e, por operar no MCD, suas aplicações são restritas a potências inferiores a 500 W.

2.1.3 Conversor CA-CC Matricial

Baseado no princípio do conversor DAB, em (CASTELINO et al., 2012) é proposto um conversor CA-CC bidirecional do tipo *push-pull*, como mostra a Figura 2.3.



Figura 2.3 – Conversor CA-CC matricial.

O princípio de concepção do conversor DAB agrega algumas vantagens interessantes, como robustez, isolação galvânica, esforços reduzidos nos semicondutores, fluxo de potência bidirecional, entre outros (DOS SANTOS; MARTINS, 2014). Além das vantagens supracitadas, esse conversor possui comutação sob corrente nula (ZCS) nos interruptores do lado primário e comutação sob tensão nula (ZVS) nos interruptores do secundário. Contudo, a topologia apresenta algumas desvantagens, como a utilização de interruptores bidirecionais no lado primário e elevados esforços de tensão nesses elementos.

2.1.4 Conversor CA-CC DAB Full-bridge

Em (EVERTS et al., 2014), é apresentado um conversor CA-CC bidirecional com único estágio baseado no conversor DAB. Na Figura 2.4, tem-se que o capacitor C_I possui um valor muito pequeno, filtrando apenas o conteúdo de alta frequência.

FONTE: Adaptada de (CASTELINO et al., 2012).



FONTE: Adaptada de (EVERTS et al., 2014).

Considerando que os interruptores operam em modo ZVS, os autores obtiveram um rendimento de 96% na potência nominal de 3,7 kW. Como o capacitor C_1 filtra apenas o conteúdo de alta frequência, a tensão no barramento CC assume um valor variável, de modo que se tem um aumento na quantidade de energia reativa circulando no transformador, comprometendo o desempenho desta topologia.

2.1.5 Conversor CA-CC Bidirecional Interleaved

Baseado no conversor DAB e utilizando a técnica *interleaving* (também conhecida como intercalamento ou entrelaçamento) associada à célula de comutação de três estados (CC3E) (BASCOPE; BARBI, 2000), (OLIVEIRA et al., 2012) propõem um conversor CA-CC bidirecional de único estágio para aplicação em sistemas distribuídos, como mostra a Figura 2.5.





FONTE: Adaptada de (OLIVEIRA et al., 2012).

A utilização da técnica *interleaving* proporciona uma redução dos esforços de corrente nos semicondutores, bem como uma melhor distribuição das perdas e uma redução dos harmônicos de alta frequência presentes na tensão modulada v_a ' e na corrente de entrada (OLIVEIRA et al., 2014). Como principais vantagens deste conversor, destacam-se: redução do volume do indutor de entrada, já que este é projetado para o dobro da frequência de comutação (BASCOPÉ, 2001); baixa distorção harmônica da corrente de entrada; e operação com alto fator de potência (FP) de entrada.

2.2 Retificadores Trifásicos

Fontes de alimentação, motores e diversos outros equipamentos que operam em médias ou altas potências requerem fontes de alimentação trifásicas. Na indústria, encontramse muitas configurações de retificadores trifásicos empregando na entrada CA uma ponte retificadora passiva (KOLAR; FRIEDLI, 2013). Nessa configuração, o processamento da energia (que envolve aspectos como correção fator de potência, regulação da tensão de saída CC, entre outros) é atribuído ao conversor que é acoplado à ponte retificadora. A seguir, são apresentados os principais conversores CA-CC unidirecionais e bidirecionais, cujas características contribuíram para a concepção da topologia proposta neste trabalho.

2.2.1 Retificador TAIPEI Isolado

Utilizando uma ponte de diodos no lado CA, em (YUNGTAEK; JOVANOVIC, 2014) é proposto um retificador de único estágio, como mostra a Figura 2.6.



Figura 2.6 – Retificador TAIPEI.

FONTE: Adaptada de (YUNGTAEK; JOVANOVIC, 2014).

Os capacitores C_1 , C_2 e C_3 conectados em estrela criam um "terra virtual", que é conectado entre os interruptores S_1 e S_2 , desacoplando assim as correntes de entrada

(YUNGTAEK et al., 2013). A partir desse desacoplamento, as correntes nos indutores tornam-se dependentes apenas das respectivas tensões de fase. Os interruptores S_1 e S_2 são responsáveis pela correção do fator de potência, enquanto os interruptores S_3 e S_4 realizam o controle da potência transferida para o lado secundário. Com um protótipo experimental de 2,7 kW operando em MCD, os autores obtiveram a um rendimento de 94,5% e distorção harmônica total (DHT) menor que 5%. Contudo, esse conversor apresenta algumas desvantagens, como limitação dos níveis de potência por operar MCD, além de não ser bidirecional, inviabilizando sua aplicação em sistemas de microgeração.

2.2.2 Retificador Swiss-Forward

Em equipamentos aeronáuticos, tradicionalmente empregavam-se retificadores de 12 pulsos com transformadores (YII-SHEN; NANMING; RUAY-NAN, 1997). Entretanto, estes equipamentos apresentam peso e volume elevados devido ao uso de transformadores de baixa frequência. Buscando solucionar este problema, (SILVA, M. et al., 2016) propõem um retificador isolado *swiss-forward*, como mostra a Figura 2.7.





FONTE: Adaptada de (SILVA, M. et al., 2016).

O princípio de operação é análogo ao conversor não isolado proposto por (SOEIRO; FRIEDLI; KOLAR, 2012), sendo que para obter uma versão isolada substitui-se o circuito CC-CC do tipo *buck* por um conversor *forward*. Para um protótipo experimental de 3.3 kW operando com frequência de comutação de 100 kHz, os autores obtiveram um rendimento de 93,6% e DHT < 4%. Como principais desvantagens, destacam-se: utilização de um filtro de entrada com grandes dimensões; utilização de interruptores bidirecionais ($S_{a1,2}$, $S_{b1,2}$ e $S_{c1,2}$); e unidirecionalidade de fluxo de potência, inviabilizando a aplicação da topologia em alguns casos.

2.2.3 Conversor CA-CC Bidirecional com Número Reduzido de Interruptores Controlados

Uma das topologias trifásicas bidirecionais mais antigas encontrada na literatura é o cicloconversor (SCHWARZ, 1980), composto por nove interruptores bidirecionais. Buscando reduzir o número de semicondutores e obter isolação galvânica, em (TAKEUCHI et al., 1997) é proposto um conversor CA-CC utilizando apenas três interruptores bidirecionais no lado primário, como mostra a Figura 2.8.

Figura 2.8 – Conversor CA-CC bidirecional com número reduzido de interruptores.



FONTE: Adaptada de (TAKEUCHI et al., 1997).

Este conversor apresenta algumas limitações, tanto com relação ao nível de potência processada quanto à correção do fator de potência. Outra desvantagem reside no uso de interruptores bidirecionais, o que pode acarretar problemas relacionados à comutação e aumento das perdas.

2.2.4 Conversor CA-CC BIDIRECIONAL "Matricial"

O conversor matricial consiste em um arranjo de interruptores que conectam diretamente a fonte CA trifásica com a carga CA (WHEELER et al., 2002). Estes interruptores bidirecionais podem ser constituídos por uma ponte de diodos e um interruptor ou pelo conjunto de dois semicondutores ligados em série. Em (GARCIA-GIL et al., 2005), é proposta uma topologia trifásica bidirecional baseada no conversor matricial para aplicação em um acelerador de partículas. Composto por um seis interruptores bidirecionais no lado

primário e um retificador ativo (utilizando dois interruptores bidirecionais) no lado secundário, tem-se o diagrama esquemático do circuito na Figura 2.9.



Figura 2.9 – Conversor matricial com retificador ativo no lado secundário.

FONTE: Adaptada de (GARCIA-GIL et al., 2005).

Por utilizar somente interruptores bidirecionais, há muitos semicondutores no caminho da corrente, contribuindo assim para o aumento das perdas por condução. Os autores obtiveram a um rendimento de 88,6% com um protótipo experimental de 1,2 kW. Para minimizar as perdas no lado secundário do conversor e, buscando a capacidade de processamento de potências maiores, (MEIER; KUSCHKE; NORRGA, 2008) introduzem um conversor CA-CC bidirecional de 40 kVA, composto por um conversor matricial no lado primário e um conversor *full-bridge* no lado secundário, como mostra a Figura 2.10.

Figura 2.10 - Conversor matricial empregando a configuração full-bridge no lado secundário.



FONTE: Adaptada de (MEIER et al., 2008).
Com o rendimento de aproximadamente 92% conforme obtido pelos autores, esse conversor ainda apresenta como desvantagem o uso de muitos interruptores bidirecionais, que contribuem com a redução do rendimento da estrutura. Outra desvantagem relevante reside na necessidade de circuitos *snubber* aplicados aos interruptores, de modo a evitar sobretensões que porventura ocorram durante a recuperação reversa dos diodos.

Para substituir os circuito *snubber* utilizados nos interruptores do conversor supracitado, (SASSO et al., 2002) apresentam um circuito de grampeamento, como mostra a Figura 2.11.

Figura 2.11 – Circuito grampeador RC para o conversor matricial trifásico.



FONTE: Adaptada de (SASSO et al., 2002).

Utilizando diodos SiC *Schottky* e capacitores de polipropileno, o circuito é capaz de proteger os interruptores contra eventuais picos de tensão. Mesmo eliminando alguns componentes, pode-se inferir que esta topologia ainda utiliza muitos semicondutores. Outra desvantagem que ainda persiste em todas as topologias matriciais anteriormente abordadas é a utilização de interruptores bidirecionais, os quais contribuem para o aumento das perdas por condução.

2.2.5 Conversor CA-CC Multiportas

Em (JAUCH; BIELA, 2013a), é proposto um conversor empregando o conceito multiportas, em que uma topologia bidirecional pode interligar diversas fontes e cargas, as quais podem ser CC ou CA. Seguindo a linha de pesquisa deste trabalho, em (JAUCH; BIELA, 2013b) é apresentado um conversor CA-CC trifásico bidirecional com três portas CA e uma porta CC. As portas CA são compostas por um circuito do tipo T, que por sua vez emprega um conversor *half-bridge* com um interruptor de grampeamento, sendo todos os

interruptores bidirecionais. Na porta CC, é utilizado um conversor *full-bridge* com interruptores unidirecionais. O circuito esquemático desta topologia é apresentado na Figura 2.12.





FONTE: Adaptada de (JAUCH; BIELA, 2013b).

Com um protótipo experimental de 11 kW, os autores obtiveram um rendimento de aproximadamente 94,5%. Esse valor consideravelmente elevado é atribuído à técnica de modulação utilizada, que proporciona a comutação ZVS dos interruptores. Contudo, assim como nas topologias citadas anteriormente, tem-se o uso de interruptores bidirecionais.

2.2.6 Conversor CA-CC Conergy NPC

A topologia Conergy NPC, patenteada por Peter Knaup (KNAUP, 2007), é uma estrutura derivada do conversor NPC clássico. Esta configuração elimina o uso dos dois diodos de grampeamento, aumentando assim o rendimento do conversor se comparado à topologia clássica. Em (LIN; KAI; XINMIN, 2011), é proposta uma versão trifásica não isolada da estrutura Conergy NPC, que por sua vez constituiu a base para a pesquisa desenvolvida por (GU; JIN, 2015), os quais propõem um conversor CA-CC trifásico bidirecional, como mostra a Figura 2.13.



FONTE: Adaptada de (GU; JIN, 2015).

Como a tensão aplicada no lado primário do transformador é baixa, ocorre uma redução no índice de modulação, levando ao aumento dos esforços de correntes nos semicondutores. A principal desvantagem dessa topologia ainda é a necessidade inerente de interruptores bidirecionais. Contudo, os autores obtiveram para um protótipo experimental de 3 kW um rendimento de 93,5% e DHT < 2%.

2.2.7 Conversor CA-CC Paralelo/Série

Buscando obter elevada densidade de potência para fontes de telecom e *datacenters*, em (HAHASHI; MINO, 2012) é proposto um conversor CA-CC bidirecional de dois estágios com semicondutores de SiC, como mostra a Figura 2.14.





FONTE: Adaptada de (HAHASHI; MINO, 2012).

O primeiro estágio é composto por um retificador trifásico PWM convencional, responsável por realizar a correção de fator de potência. O segundo estágio é formado por "*n*" conversores CC-CC isolados, os quais são conectados na entrada em paralelo e na saída em série, proporcionando assim uma alta densidade de potência.

2.2.8 Conversor CA-CC Unfolder/DABSR

Em (WEILUN et al., 2014), é proposto um conversor CA-CC bidirecional de dois estágios integrados. O primeiro estágio é composto por um retificador trifásico do tipo *unfolder* e o segundo estágio consiste em dois conversores DAB série-ressonante interligados à entrada em série e à saída em paralelo, como mostra a Figura 2.15.



Figura 2.15 – Conversor CA-CC Unfolder/DABSR.

FONTE: Adaptada de (WEILUN et al., 2014).

A principal proposta desta topologia reside em eliminar o filtro de baixa frequência tipicamente presente nos inversores tradicionais. Para essa finalidade, o primeiro estágio, composto pelo retificador trifásico *unfolder*, opera com uma frequência de 180 Hz. O segundo estágio é responsável pela isolação em alta frequência e o controle da tensão de saída. Os autores conseguiram obter para uma potência de 1 kW um rendimento de 90% e DHT de 8%.

2.2.9 Conversor CA-CC com Quatro interruptores + DABSR

Considerando o crescente interesse por veículos elétricos, (EBRAHIMI et al., 2013) propõem um conversor de múltiplos estágios. A topologia é composta por um retificador trifásico utilizando quatro interruptores e um conversor DAB série ressonante, como mostra a (EBRAHIMI et al., 2013).



Figura 2.16 – Conversor CA-CC 4 interruptores + DABSR.

Utilizando controle vetorial, o primeiro estágio é responsável pela correção do fator de potência e por controlar a tensão do barramento, composto pelos capacitores C_1 e C_2 . A isolação galvânica é realizada pelo conversor DAB série ressonante, de modo que a diferença do ângulo entre as ondas portadoras controla o fluxo de potência entre os lados primário e o secundário.

2.2.10 Conversor CA-CC Dois Interruptores com Retificador de 2 Níveis em Cascata

Em (CASTELINO et al., 2012), é proposto um conversor CA-CC bidirecional, composto apenas por dois interruptores no lado primário. Por sua vez, o lado secundário emprega um retificador totalmente controlado de dois níveis, como mostra Figura 2.17. A transferência de potência é baseada no conversor DAB. Utilizando a indutância de dispersão do transformador, os interruptores S_{11} e S_{12} operam em modo ZCS, dispensando o uso de circuitos *snubber*.

FONTE: Adaptada de (EBRAHIMI et al., 2013).



Figura 2.17 – Conversor CA-CC com dois interruptores com retificador de dois níveis em cascata.

FONTE: Adaptada de (CASTELINO et al., 2012).

 L_{p6}

2.2.11 Conversor CA-CC Multifásico

Em (LIANG; MAZUMDER, 2009), é apresentada uma técnica de modulação para obter uma maior extensão da faixa de comutação não dissipativa, por sua vez aplicada a um conversor com múltiplas fases. Composto por 24 interruptores unidirecionais, seu respectivo diagrama esquemático é apresentado na Figura 2.19.





circulação de energia reativa no transformador, prejudicando a capacidade de operação em níveis de potência elevados.

2.3 Topologia Proposta

Com base no conversor proposto por (OLIVEIRA FILHO, 2015), o qual consiste em um estrutura CC-CC isolada com múltiplas fases, esta tese propõe uma versão trifásica do conversor CA-CC bidirecional *interleaved*, o qual é apresentado na sessão 2.1.5. Como principais características do conversor de único estágio representado na Figura 2.19, destacam-se:

- correção do fator de potência;
- isolação galvânica em alta frequência, provendo maior proteção para cargas críticas e permitindo a adaptação dos níveis de tensão existentes;
- bidirecionalidade de fluxo de potência, com capacidade de suprir tanto cargas
 CC a partir da rede quanto injetar corrente a partir de fontes CC;
- comutação não dissipativa ao longo de pelo menos metade do período da tensão CA da rede elétrica.



Figura 2.19 – Conversor CA-CC proposto.

FONTE: Próprio autor.

Utilizando a técnica *interleaving* associada à célula de comutação de três estados (CC3E), o controle do fluxo de potência é realizado de acordo com a técnica *phase-shift*, de forma análoga ao conversor DAB. Variando-se a razão cíclica, obtém-se o controle das correntes de entrada e, consequentemente, a correção do fator de potência e controle da tensão CC do barramento primário. Por sua vez, o barramento CC secundário é controlado variando-se o ângulo φ .

Nota-se que o conversor proposto possibilita também a operação com múltiplas portas, sendo: porta 1 – entrada trifásica CA; porta 2 – barramento CC primário; e porta 3 – barramento CC secundário. Assim, é possível interconectar diversas fontes de energia e/ou cargas como, por exemplo, a rede elétrica CA, painéis fotovoltaicos, células a combustível, entre outras.

2.4 Considerações Finais

Este capítulo apresentou uma revisão bibliográfica envolvendo conversores CA-CC. Primeiramente, foram descritos alguns dos conversores monofásicos mais relevantes ao tema e, na sequência, foram descritos os conversores trifásicos existentes na literatura, destacando-se pontos positivos e negativos de cada um dos trabalhos em questão.

Diante do exposto, propõe-se uma nova topologia trifásica CA-CC isolada com único estágio baseada no conversor DAB. Uma vez que possui três portas, o conversor proposto pode interconectar diversas cargas e fontes de energia, sendo que o controlador empregado é capaz de realizar o controle do fluxo de potência entre as mesmas. Possuindo isolação galvânica em alta frequência e capacidade de correção do fator de potência, o conversor apresenta-se como uma opção interessante para aplicações envolvendo fontes de alimentação para telecom e até mesmo redes inteligentes (*smart grids*).

3 ANÁLISE DO CONVERSOR PROPOSTO

Uma vez apresentada a revisão bibliográfica, este capítulo dedica-se à descrição detalhada do conversor proposto. Em uma primeira instância, realiza-se a análise quantitativa da estrutura, em que são descritos os principais equacionamentos envolvendo grandezas associadas ao sistema, como tensão, corrente e potência. Então, descreve-se a metodologia de controle adotada, sendo analisados os controladores utilizados para a corrente de entrada, tensão no barramento primário, tensão no barramento secundário e corrente de magnetização dos transformadores.

Este capítulo ainda apresenta a análise das perdas existentes no conversor, sendo comparados alguns semicondutores de diversas tecnologias e fabricantes visando ao aumento do rendimento obtido pela topologia. Por fim, tem-se a análise da comutação dos semicondutores, definindo-se as regiões de comutação não dissipativa para cada interruptor, bem como os respectivos intervalos para os quais isso ocorre.

3.1 Análise Qualitativa

Nesta seção, tem-se a análise qualitativa do conversor, descrevendo-se as estratégias para o controle geral, controle ativo da corrente magnetizante e a técnica de modulação utilizada.

3.1.1 Técnica de Modulação

A técnica utilizada para o acionamento dos interruptores é baseada na modulação SPWM (*Sinusoidal Pulse Width Modulation*) utilizando duas ondas portadoras defasadas de 180° para cada ponte (PERAÇA, 2008), sendo que cada uma delas é comparada com sua respectiva onda moduladora (m_a , m_b e m_c). Diante da complexidade pertinente à analise das etapas de operação de conversores trifásicos CA devido aos inúmeros possíveis estados de funcionamento, desenvolve-se a seguir a análise do circuito monofásico elementar da topologia proposta. Na versão monofásica, é necessário conectar a referência CA no ponto central dos capacitores do barramento CC. Na Figura 3.1 e Figura 3.2, têm-se os estados de funcionamento dos lados primário e secundário, respectivamente.



Figura 3.1 - Estados de funcionamento do lado primário.





Na Tabela 3.1 e Tabela 3.2, são descritos os possíveis estados dos interruptores dos lados primário e do secundário, respectivamente.

i _{La}	<i>S</i> _{1<i>a</i>}	S_{2a}	S_{3a}	S_{4a}	V_a ,	V _{PRIa}
Semiciclo negativo	1	0	1	0	$+\frac{V_{oPRI}}{2}$	0
	1	0	0	1	0	$+V_{oPRI}$
	0	1	1	0	0	-V _{oPRI}
	0	1	0	1	$-\frac{V_{oPRI}}{2}$	0

Tabela 3.1 – Estados dos interruptores do lado primário.

FONTE: Próprio autor.

i _{La}	S_{5a}	S _{6a}	<i>S</i> _{7<i>a</i>}	<i>S</i> _{8a}	V _{SECa}
	1	0	1	0	0
Semiciclo	1	0	0	1	$a \cdot V_{PRIa}$
negativo	0	1	1	0	$a \cdot V_{PRIa}$
	0	1	0	1	0

FONTE: Próprio autor.

O controle do fluxo de potência entre os lados primário e secundário do conversor ocorre por meio a técnica de phase-shift (CHAN; CHENG; SUTANTO, 1999). Assim, variando o ângulo de defasagem entre as ondas portadoras dos lados primário e secundário, é possível definir o sentido do fluxo de potência. Na Figura 3.3, são apresentadas as principais formas associadas à técnica de modulação utilizada. Nota-se que, entre os braços de uma mesma fase, as ondas portadoras são fixas e defasadas de 180°, enquanto entre as ondas portadoras do lado primário e do secundário há uma defasagem definida por φ . Assim, a utilização dessa técnica permite que a tensão nos enrolamentos do transformador seja uma onda retangular de três níveis.



Os interruptores superiores (S_1/S_3) e inferiores (S_2/S_4) são comandados de forma complementar. Assim, devem-se utilizar circuitos que garantam que estes semicondutores não conduzam ao mesmo tempo, o que implicaria a ocorrência de um curto-circuito no braço. Em termos práticos, deve-se ressaltar que alguns circuitos integrados para acionamento de interruptores possuem proteção de intertravamento. No caso particular deste trabalho, utilizase um microcontrolador para gerar os pulsos de comando, sendo que o tempo morto associado a esses sinais pode ser ajustado por meio de *software*.

3.1.2 Estratégia de Controle Geral

A estratégia de controle aplicada à topologia proposta é apresentada na Figura 3.4. Para o lado primário do conversor, é utilizado o método convencional de controle em eixos síncronos (WATANABE; STEPHAN; AREDES, 1993), também conhecido como controle *dq*.



Figura 3.4 – Estratégia de controle proposta.

FONTE: Próprio autor.

Para a obtenção do ângulo de sincronismo com a rede definido como sendo θ , utiliza-se o circuito q-PLL baseado na teoria pq (SASSO et al., 2002), como mostra a Figura 3.5





FONTE: Próprio autor.

A teoria de controle utilizando eixos síncronos geralmente considera o sentido da corrente do conversor para a rede elétrica. Assim, de acordo com o PLL utilizado no projeto, a

corrente de eixo de quadratura i_q controla a corrente ativa de entrada e a corrente de eixo direto i_d controla a corrente reativa (AREDES et al., 2009).

Para obter fator de potência unitário, utiliza-se a referencia i_d igual a zero. A referência i_q é obtida pelo compensador de tensão $C_3(s)$, responsável pela regulação da tensão no barramento CC primário (V_{oPRI}). Os sinais obtidos pelos compensadores $C_1(s)$ e $C_2(s)$ das malhas das correntes i_q e i_d são utilizados na transformada inversa de Park para gerar as ondas moduladoras m_a , m_b e m_c . Esta estratégia permite a correção do fator de potência das correntes do lado da rede elétrica e a regulação da tensão no barramento primário.

Visando à minimização da circulação de potência reativa no transformador, são utilizadas no secundário as mesmas ondas moduladoras (m_a , m_b e m_c). O controle do fluxo de potência ocorre utilizando a técnica *phase-shift*, na qual a variação do ângulo entre as ondas portadoras resulta na variação do ângulo entre as tensões aplicadas nas pontes primárias (V_{PRIx}) e secundárias (V_{SECx}). Assim, como consequência, tem-se o controle da potência transferida. Esse ângulo, denominado φ , é calculado pelo compensador $C_4(s)$, responsável por regular a tensão no barramento CC secundário (V_{oSEC}).

3.1.3 Controle da Corrente Magnetizante

Devido às não idealidades do circuito, principalmente no que tange aos transformadores, é necessário realizar o monitoramento e controle da corrente de magnetização, de modo a evitar que tais elementos magnéticos cheguem à saturação. Este trabalho propõe dois métodos para o controle dessa corrente: controle por sequência de comando e controle por variação da razão cíclica.

3.1.3.1 Controle por Sequência de Comando

Esta estratégia de controle consiste em definir, de acordo com o sentido do fluxo de potência (da rede para o barramento CC, em modo retificador; ou do barramento CC para a rede, em modo inversor) e, medindo-se o valor da corrente magnetizante, quais interruptores devem ser devidamente comandados. Na Figura 3.6, ilustra-se essa técnica de controle, sendo que são utilizadas as correntes i_{a1} , i_{a2} e $\eta \cdot i_{a3}$ (sendo η a relação de transformação), bem como o valor do ângulo φ .



Figura 3.6 – Princípio de operação do controle da magnetizante por sequência de comando.

FONTE: Próprio autor.

A lógica de controle primeiramente verifica o sinal do fluxo de potência: se for positivo, primeiramente é testado e atualizado o lado primário (PRI) e, na sequência, o mesmo ocorre com o lado secundário (SEC); caso o fluxo seja negativo, o teste e atualização se iniciam pelo lado secundário. Em uma segunda etapa, verifica-se se os comandos para $S_1 \in S_3$ são diferentes, pois caso esses comandos sejam iguais (ambos em nível alto, por exemplo), não há como realizar qualquer modificação para aumentar ou diminuir a corrente magnetizante. Porém, com comandos diferentes (S_1 e S_3 em níveis alto e baixo, respectivamente, por exemplo), é possível inverter seus respectivos níveis e, consequentemente, provocar o aumento ou redução da corrente magnetizante. Esse mesmo critério vale para lado o secundário em relação aos interruptores S_5 e S_7 . Uma vez garantido que os pulsos sejam diferentes, a corrente magnetizante é verificada. Se for positiva, o controle enviará comandos do tipo I, forçando a corrente magnetizante a decrescer; caso a corrente seja positiva, o controle envia comandos do tipo II, causando o aumento da corrente magnetizante. Assim, invertendo-se os pulsos nos interruptores dos braços de cada ponte, é possível que a corrente magnetizante seja controlada e permaneça aproximadamente nula. Na Figura 3.7, é apresentado o fluxograma utilizado na elaboração do código em linguagem de programação C e consequente implementação do controle proposto. Deve-se ressaltar que o método de controle em questão não altera o valor da razão cíclica, mas sim o braço que receberá o devido comando.



Figura 3.7 – Fluxograma do controle por repetição de sequência de comando.

FONTE: Próprio autor.

3.1.3.2 Controle por Variação da Razão Cíclica

O controle proposto anteriormente é uma solução viável quando se utiliza FPGA ou outro circuito lógico programável para obter a modulação do sinal de controle. Porém, quando são empregados microcontroladores e DSPs (processadores digitais de sinais), esta solução torna-se inviável, pois geralmente os pinos associados à modulação PWM não são reprogramáveis. Assim, propõe-se neste trabalho uma alternativa para o controle da corrente de magnetização em que, em vez de se controlar a sequência de acionamento dos interruptores, atua-se diretamente na variação da razão cíclica. Na Figura 3.8, é apresentado o diagrama esquemático da estratégia proposta. A cada ponte, adiciona-se um indutor (L_{mag}), sendo que a corrente que circula por esse elemento é medida e comparada com uma referência em zero. O sinal resultante é aplicado a um controlador PI responsável por somar ou subtrair um dado valor da onda moduladora (m_a), de modo que ocorra uma pequena variação na razão cíclica de um dos braços. Ou seja, um braço (com razão cíclica fixa) recebe diretamente o sinal da onda moduladora, enquanto o outro braço possui razão cíclica variável de acordo com o sinal de controle, mantendo a corrente no indutor próxima a zero.



Figura 3.8 – Controle da corrente magnetizante por variação da razão cíclica.

FONTE: Próprio autor.

Como principal desvantagem em relação ao método anteriormente proposto, destaca-se o uso de seis indutores. Entretanto, essa ainda é uma alternativa interessante quando se utilizam técnicas de controle implementadas em microcontroladores ou DSPs.

3.2 Análise Quantitativa

Neste tópico, apresenta-se a análise quantitativa do conversor proposto. São analisadas primeiramente as tensões aplicadas ao transformador e, a partir do modelo fundamental, calculam-se as potências e correntes envolvidas. Em uma segunda etapa, tem-se a análise da comutação dos interruptores e, por fim, descreve-se o estudo das perdas nos semicondutores e elementos magnéticos.

3.2.1 Modelo Fundamental

Estudos realizados por (MAZZA, 2015) mostram que a célula CC-CC básica utilizada no arranjo proposto possui 16 regiões de operação, que dependem do ângulo φ e da razão cíclica aplicada os interruptores, conforme mostra a Figura 3.9.



Figura 3.9 – Regiões de operação da célula CC-CC básica.

FONTE: Adaptada de (MAZZA, 2015).

Uma vez que o conversor proposto é uma topologia CA-CC bidirecional, tem-se uma variação senoidal da razão cíclica e o ângulo φ pode ser tanto positivo quanto negativo, sendo que o conversor pode operar nas 16 regiões em questão. Em cada uma das mesmas, podem existir até oito etapas de operação (MAZZA et al., 2015), tornando necessário o equacionamento e análise de até 128 etapas de operação. Considerando que na literatura há estudos comprovando que o uso do modelo fundamental apresentado na Figura 3.10 aproxima-se satisfatoriamente do modelo real (DE DONCKER; DIVAN; KHERALUWALA, 1991; FILHO; OLIVEIRA, 2015), opta-se pela análise do conversor desenvolvendo um modelo baseado apenas nas componentes fundamentais das tensões aplicadas no transformador.

Figura 3.10 – Modelo fundamental adotado na análise.



FONTE: Próprio autor.

Utilizando-se a transformada de Fourier aplicada à forma de onda da tensão no transformador, tem-se que, para uma variação de razão cíclica senoidal, a magnitude da componente fundamental dessa tensão possui comportamento variável, podendo ser aproximado pela função que descreve a modulação AM DSB-FC segundo (3.1), sendo que ω_{2fr} corresponde ao dobro da frequência angular da rede e ω_c é a frequência angular de comutação.

$$v(t) = \left[V_P + V_{ph} \cos\left(\omega_{2fr}t\right) \right] \cos\left(\omega_c t\right)$$
(3.1)

Os valores das constantes V_p e V_{ph} são obtidos por (3.2) e (3.3), respectivamente, sendo que M_a é o índice de modulação no transformador e V_{cc} é a tensão no barramento CC.

$$V_{P} = \left(\frac{2V_{cc}}{\pi}\right) \left[1 + \operatorname{sen}\left(\frac{\pi}{2}\left(1 + M_{a}\right)\right)\right]$$
(3.2)

$$V_{ph} = \left(\frac{2V_{cc}}{\pi}\right) \left[1 - \operatorname{sen}\left(\frac{\pi}{2}\left(1 + M_{a}\right)\right)\right]$$
(3.3)

Manipulando matematicamente (3.1), chega-se a (3.4), a qual denota de forma mais explícita a componente de alta frequência da tensão aplicada no enrolamento primário do transformador.

$$v_{PRImod}(t) = V_P \cos(\omega_c t) + \frac{V_{ph}}{2} \cos\left(\left(\omega_c + \omega_{2fr}\right)t\right) + \frac{V_{ph}}{2} \cos\left(\left(\omega_c - \omega_{2fr}\right)t\right)$$
(3.4)

Utilizando-se as mesmas ondas moduladoras das pontes do lado primário aplicadas àquelas do lado secundário e, considerando um ângulo φ entre as ondas portadoras, tem-se que a tensão aplicada ao secundário do transformador pode ser dada por:

$$v_{PRImod}(t) = V_P \cos(\omega_c t) + \frac{V_{ph}}{2} \cos\left(\left(\omega_c + \omega_{2fr}\right)t\right) + \frac{V_{ph}}{2} \cos\left(\left(\omega_c - \omega_{2fr}\right)t\right)$$
(3.5)

Na Figura 3.11, tem-se um gráfico em que são representadas as componentes fundamentais das tensões nos enrolamentos primário e secundário, obtidas para cada período de comutação ao longo de um período da rede. A frequência de comutação considerada para a obtenção dessas curvas foi reduzida de modo a permitir a visualização da defasagem entre as tensões, por sua vez dada pelo ângulo φ .



Figura 3.11 – Tensões fundamentais aplicadas ao transformador do conversor DAB.

FONTE: Próprio autor.

- 800

0

A equação que define a corrente que circula no transformador é dada por:

 4×10^{-3}

Tempo [s]

2×10⁻³

$$i_{L_{\text{sec}}}(t) = \int \frac{v_{PR \text{Im}od}(t) - v_{\text{SECmod}}(t)}{L_{\text{sec}}} dt$$
(3.6)

6×10⁻³

8×10⁻³

Uma vez determinado o valor da corrente no transformador e a tensão aplicada ao enrolamento, pode-se calcular a potência processada por cada fase do conversor como:

$$\mathbf{P}_{o_{-1}\mathrm{f}}(t,\varphi) = \int \dot{i}_{L_{\mathrm{sec}}}(t,\varphi) \, v_{\mathrm{sec}}(t,\varphi) \, dt \tag{3.7}$$

Considerando um índice de modulação de frequência alto, o termo ω_m pode ser desprezado simplificando, portanto, o equacionamento. Assim, chega-se a (3.8), que define a potência trifásica processada pelo conversor proposto.

$$P_{o_{3f}}(\varphi) = 3\left(V_{p}^{2} + \frac{V_{ph}^{2}}{2}\right)\left(\frac{1}{2 \cdot \omega_{c} \cdot L_{sec}} \cdot \operatorname{sen}(\varphi)\right)$$
(3.8)

Na Figura 3.12, representa-se o gráfico da potência no enrolamento secundário ao se variar o ângulo φ . Nota-se que, para a potência nominal desejada de 5 kW, o ângulo é aproximadamente igual a 29°, sendo que o trabalho desenvolvido (KIRSTEN et al., 2014) estabelece este como sendo um valor recomendado para obter elevado rendimento do conversor.



Figura 3.12 – Variação da potência de saída em função do ângulo φ .

FONTE: Próprio autor.

Calculando-se a corrente e a tensão eficazes no enrolamento secundário por meio de (3.9) e (3.10), respectivamente, é possível obter a respectiva potência aparente segundo (3.11).

$$\mathbf{I}_{o_{ef}}(\varphi) = \sqrt{\frac{\omega_m}{2 \cdot \pi} \int_0^{\frac{2 \cdot \pi}{\omega_m}} i_{Lsec}(t) dt}$$
(3.9)

$$V_{o_ef}(\varphi) = \sqrt{\frac{\omega_m}{2 \cdot \pi} \int_0^{\frac{2 \cdot \pi}{\omega_m}} v_{\text{SECmod}}(t) dt}$$
(3.10)

$$S_{o_{-3f}}(\varphi) = 3 \cdot V_{o_{-ef}}(\varphi) \cdot I_{o_{-ef}}(\varphi)$$
(3.11)

Na Figura 3.13, apresentam-se as curvas que representam o comportamento da potência ativa, potência aparente e fator de potência em função do ângulo φ . Constata-se que, para valores próximos a 30°, o fator de potência é superior a 0,9.



Figura 3.13 – Comportamento das potências ativa e aparente e do fator de potência.

FONTE: Próprio autor.

Pode-se afirmar que a potência instantânea processada por cada fase no conversor proposto é pulsada. Contudo, a potência vista pela rede (P_{total_inst}) é contínua, como mostra a Figura 3.14.



Figura 3.14 – Análise das potências instantâneas.

FONTE: Próprio autor.

A análise da comutação nos interruptores que se segue é baseada no modelo fundamental, como mostra a Figura 3.15.

Figura 3.15 – Modelo fundamental e vetores da tensão aplicada no transformador.



FONTE: Próprio autor.

O fluxo de corrente entre os lados primário e secundário é dado por:

$$I_{\text{Lsec}} = \frac{V_1 [\underline{0}^\circ - V_2] - \varphi}{\omega_c \cdot L_{\text{SEC}} [\underline{90}^\circ]}$$
(3.12)

Resolvendo a subtração vetorial do módulo das tensões no numerador de (3.12), chega-se à equação (3.13).

$$V_{dif}^{2} = V_{1}^{2} + V_{2}^{2} - 2 \cdot V_{1} \cdot V_{2} \cdot \cos(\varphi)$$
(3.13)

Considerando que as amplitudes das tensões aplicadas nos enrolamentos primário e no secundário são iguais, tem-se:

$$V_{dif}^{2} = 2 \cdot V_{x}^{2} - 2 \cdot V_{x}^{2} \cdot \cos(\varphi)$$
(3.14)

Rearranjando os termos, chega-se a:

$$V_{dif} = V_x \cdot \sqrt{2 \cdot \left(1 - \cos(\varphi)\right)} \tag{3.15}$$

A diferença do ângulo das tensões obtida por meio da subtração vetorial é dada

por:

$$\sigma_{dif} = \omega_0 + \frac{(180^\circ - \varphi)}{2} - 90^\circ = \omega_o - \frac{\varphi}{2}$$
(3.16)

Assim, de posse do módulo (V_{dif}) e do ângulo (σ_{dif}), pode-se descrever a corrente resultante na seguinte forma:

$$i_{Lsec} = \frac{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}}{\omega_c \cdot L_{sec}} \cdot \operatorname{sen}\left(\omega_c \cdot t - \frac{\varphi}{2}\right)$$
(3.17)

Como foi visto anteriormente, as tensões aplicadas aos enrolamentos primário e secundário podem ser aproximadas para cada instante de comutação pelas equações (3.18) e (3.19), respectivamente:

$$v_{pri}(t) = \frac{4}{\pi} \cdot V_{o_{-}PRI\eta} \cdot \operatorname{sen}\left(\frac{\Delta d}{2}\right) \cdot \operatorname{sen}\left(\omega_{o} \cdot t\right)$$
(3.18)

$$v_{\text{sec}}(t) = \frac{4}{\pi} \cdot V_{o_\text{SEC}} \cdot \text{sen}\left(\frac{\Delta d}{2}\right) \cdot \text{sen}\left(\omega_o \cdot t - \varphi\right)$$
(3.19)

Considerando que as tensões aplicadas no transformador são iguais, o termo V_x na equação (3.20) pode ser descrito pela equação:

$$V_{x} = \frac{4}{\pi} \cdot V_{o_\text{SEC}} \cdot \text{sen}\left(\frac{\Delta d}{2}\right)$$
(3.20)

A corrente nos interruptores do conversor no lado primário é dada pela corrente no indutor i_{Lsec} somada com metade da corrente de entrada, como mostram (3.21) e (3.22). Por sua vez, nos interruptores do lado secundário do conversor, tem-se apenas a corrente no indutor i_{Lsec} , como apresentado em(3.23).

$$i_{S1}(t) = i_{Lsec} - \frac{i_{La}(t)}{2}$$
(3.21)

$$i_{S2}(t) = i_{Lsec} + \frac{i_{La}(t)}{2}$$
 (3.22)

$$i_{S5}(t) = i_{S6}(t) = i_{Lsec}$$
 (3.23)

Substituindo-se (3.21), (3.22) e (3.23), obtêm-se:

$$i_{S1}(t) = \frac{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}}{\omega_c \cdot L_{sec}} \cdot \operatorname{sen}\left(\omega_c \cdot t - \frac{\varphi}{2}\right) - I_{La_pk} \cdot \operatorname{sen}\left(\omega_o \cdot t\right)$$
(3.24)

$$i_{S2}(t) = \frac{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}}{\omega_c \cdot L_{sec}} \cdot \operatorname{sen}\left(\omega_c \cdot t - \frac{\varphi}{2}\right) + I_{La_pk} \cdot \operatorname{sen}\left(\omega_o \cdot t\right)$$
(3.25)

$$i_{S5}(t) = i_{S6}(t) = \frac{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}}{\omega_c \cdot L_{sec}} \cdot \operatorname{sen}\left(\omega_o \cdot t - \frac{\varphi}{2}\right)$$
(3.26)

Para analisar a comutação, é necessário determinar os instantes em que as correntes nos interruptores se igualam a zero. Para isso, as equações (3.24), (3.25) e (3.26) são

igualadas a zero e, em seguida, isola-se o termo $\omega_c t$ de modo a determinar a função que define os instantes de cruzamento por zero.

$$\beta_{S1}(t) = \arcsin\left[+ \frac{I_{La_pk} \cdot \operatorname{sen}(\omega_o t)}{2} \cdot \frac{\omega_c \cdot L_{\operatorname{sec}}}{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}} \right] + \frac{\varphi}{2}$$
(3.27)

$$\beta_{S2}(t) = \arcsin\left[-\frac{I_{La_pk} \cdot \operatorname{sen}(\omega_o \cdot t)}{2} \cdot \frac{\omega_c \cdot L_{\operatorname{sec}}}{V_x \cdot \sqrt{2 \cdot (1 - \cos(\varphi))}}\right] + \frac{\varphi}{2}$$
(3.28)

$$\beta_{S5}(t) = \beta_{S6}(t) = \frac{\varphi}{2}$$
(3.29)

Para a técnica de modulação proposta, a mesma razão cíclica é aplicada nos interruptores dos lados primário e no secundário. A tensão que define o ângulo para o qual as tensões nos interruptores se igualam a zero é dada por:

$$\alpha_{s_1}(t) = \alpha_{s_5}(t) = -90 \cdot M_i \cdot \operatorname{sen}(\omega_o \cdot t)$$
(3.30)

$$\alpha_{s_2}(t) = \alpha_{s_6}(t) = 90 \cdot M_i \cdot \operatorname{sen}(\omega_o \cdot t)$$
(3.31)

Na Figura 3.16, são apresentadas as curvas utilizadas para a análise da comutação. Considerando a referência em zero (0°), a função α_{SIa} define o momento em que a tensão no interruptor (V_{SIa}) se iguala a zero. Por outro lado, a função β_{SIa} determina o instante em que a componente fundamental da corrente (I_{SIa_fund}) que circula pelo transformador se torna nula. Logo, garante-se a comutação ZVS quando α_{SIa} for menor que β_{SIa} , pois no instante em que a corrente se tornar positiva, a tensão será nula.



Figura 3.16 – Gráfico utilizado na análise da comutação.

FONTE: Próprio autor.

A análise da comutação nos interruptores é realizada observando o comportamento da função $\beta_{SI}(t)$ para diversos valores do ângulo φ , juntamente com a função $\alpha_{SI}(t)$, como mostra a Figura 3.17. Nota-se que, quanto maior for o ângulo φ , maior será o intervalo de tempo durante o qual a curva $\alpha_{SI}(t)$ permanecerá abaixo de $\beta_{SI}(t)$, ou seja, maior será o intervalo de tempo para o qual ocorrerá a comutação não dissipativa do tipo ZVS. Para validar essas curvas, utilizou-se o *software* PSIM®, no qual foi simulado todo o circuito de potência e fixados valores de interesse para o ângulo φ (a saber, ±15, ±30 e ±45). Em seguida, foi medido o ângulo no qual a corrente se iguala a zero, como mostra a Figura 3.18. Foram também medidos os pontos próximos dos limites de cruzamento das curvas ($\alpha_{SI} \in \beta_{SI}$), segundo as regiões $A \in B$ do gráfico. Pode-se notar que os pontos obtidos por simulação são muito próximos àqueles existentes nas curvas obtidas utilizando o equacionamento matemático anteriormente descrito validando, portanto, o estudo desenvolvido. Na Figura 3.19, tem-se a análise realizada para o interruptor inferior (S_2), sendo que os resultados obtidos também são satisfatórios.



Figura 3.17 – Análise teórica da comutação no interruptor superior do lado primário (S_I) .

FONTE: Próprio autor.





FONTE: Próprio autor.



Figura 3.19 – Análise da comutação no interruptor inferior do lado primário (S_2).

A análise dos interruptores do lado secundário é apresentada na Figura 3.20. Como a função do cruzamento por zero da corrente é a mesma para ambos os interruptores, são traçadas as funções das tensões $\alpha_{S5}(t)$ e $\alpha_{S6}(t)$ no mesmo gráfico. De forma análoga aos resultados obtidos para o lado primário, também foram analisados alguns pontos por simulação, obtendo-se também valores muito próximos àqueles fornecidos pelo modelo matemático previamente desenvolvido.

FONTE: Próprio autor.



Figura 3.20 – Análise da comutação nos interruptores superior (S_5) e inferior (S_6) do lado secundário.

FONTE: Próprio autor.

3.2.3 Estudo das Perdas

Neste tópico, desenvolve-se o estudo de perdas seguindo a metodologia adotada por (SILVA, R. N. A. L., 2013). Para esse estudo, é necessário determinar inicialmente os intervalos de condução, a função de modulação e a função da corrente para cada semicondutor (interruptor e diodo). Em segunda instância, deve-se determinar os esforços de corrente nestes semicondutores em termos dos respectivos valores médio e eficaz, os quais permitem dimensionar corretamente os componentes utilizados no conversor proposto.

3.2.3.1 Correntes Média e Eficaz

Considerando que as correntes nos enrolamentos da célula de comutação sejam equilibradas e haja simetria entre os braços, a análise das correntes pode ser realizada apenas para apenas um braço do lado primário e um braço do lado secundário, como mostra a Figura 3.21.



Figura 3.21 – Análise das correntes nos semicondutores.

FONTE: Próprio autor.

A corrente que circula no braço do lado primário do conversor pode ser dada por (3.32).

$$i_{braçoA}(\omega_r \cdot t) = \frac{i_{La}(\omega_r \cdot t)}{2} - \eta \cdot i_{Lsec}(\omega_r \cdot t)$$
(3.32)

Para determinar as correntes médias e eficazes, são aplicadas as equações (3.33) e (3.34), sendo que y representa o tipo de semicondutor (interruptor ou diodo); x define a nomenclatura adotada para o semicondutor (S_1 , S_2 , S_5 ou S_6); $\delta_{y,x}$ é a função de comutação (ou modulação); e $i_{y,x}$ é a função da corrente que circula por esse semicondutor.

$$I_{y,x_med} = \frac{1}{2 \cdot \pi} \cdot \int_{0}^{2 \cdot \pi} \delta_{y,x} (\omega_r \cdot t) \cdot i_{y,x} (\omega_r \cdot t) \cdot d(\omega_r \cdot t)$$
(3.33)

$$I_{y,x_rms} = \sqrt{\frac{1}{2 \cdot \pi} \cdot \int_{0}^{2 \cdot \pi} \delta_{y,x}(\omega_r \cdot t) \cdot (i_{y,x}(\omega_r \cdot t))^2 \cdot d(\omega_r \cdot t)}$$
(3.34)

Primeiramente, deve-se analisar separadamente as parcelas de corrente que circulam pelo interruptor e pelo respectivo diodo em antiparalelo, segundo as expressões que se seguem.

$$i_{Sx}(\omega_r \cdot t) = \begin{vmatrix} i_{y,x}(\omega_r \cdot t) & \text{se } i_{y,x}(\omega_r \cdot t) \ge 0\\ 0 & \text{se } i_{y,x}(\omega_r \cdot t) < 0 \end{aligned}$$
(3.35)

$$i_{Dx}(\omega_{r} \cdot t) = \begin{vmatrix} 0 & se \ i_{y,x}(\omega_{r} \cdot t) \ge 0 \\ |i_{y,x}(\omega_{r} \cdot t)| se \ i_{y,x}(\omega_{r} \cdot t) < 0 \end{vmatrix}$$
(3.36)

A função de comutação é gerada comparando-se uma onda triangular com um sinal de controle, gerando assim os pulsos de comando que acionam os interruptores. Essas funções são dadas por:

$$\delta_{S1}(\omega_r \cdot t) = \delta_{S5}(\omega_r \cdot t) = \begin{vmatrix} 1 & \text{se } 0.96 \cdot \text{sen}(\omega_r \cdot t) \ge v_{tri}(t) \\ 0 & \text{se } 0.96 \cdot \text{sen}(\omega_r \cdot t) < v_{tri}(t) \end{vmatrix}$$
(3.37)

$$\delta_{S2}(\omega_r \cdot t) = \delta_{S6}(\omega_r \cdot t) = \begin{vmatrix} 0 & \text{se } 0,96 \cdot \text{sen}(\omega_r \cdot t) \ge v_{tri}(t) \\ 1 & \text{se } 0,96 \cdot \text{sen}(\omega_r \cdot t) < v_{tri}(t) \end{vmatrix}$$
(3.38)

Os diodos em antiparalelo com os interruptores conduzem de forma complementar. Assim, sua respectiva função de comutação pode ser descrita como:

$$\delta_{D1}(\omega_r \cdot t) = \delta_{D5}(\omega_r \cdot t) = \begin{vmatrix} 1 & \text{se } \delta_{S1}(\omega_r \cdot t) = 0 \\ 0 & \text{se } \delta_{S1}(\omega_r \cdot t) = 1 \end{vmatrix}$$
(3.39)

$$\delta_{D2}(\omega_r \cdot t) = \delta_{D6}(\omega_r \cdot t) = \begin{vmatrix} 1 & \text{se } \delta_{S2}(\omega_r \cdot t) = 0 \\ 0 & \text{se } \delta_{S6}(\omega_r \cdot t) = 1 \end{vmatrix}$$
(3.40)

Uma vez definidas as funções de comutação e da corrente nos semicondutores, utilizam-se as equações Erro! Fonte de referência não encontrada. e

Erro! Fonte de referência não encontrada. para o cálculo das correntes médias e eficazes, respectivamente. Na Tabela 3.3, são apresentados os valores obtidos utilizando a metodologia anteriormente proposta e por simulação. Nota-se que em alguns casos há um valor de erro percentual alto. Porém, tais erros persistem apenas para correntes de pequena magnitude. Outro ponto que se deve destacar é que o cálculo foi realizado empregando-se o modelo fundamental baseado na modulação AM-DSB para o equacionamento da corrente no transformador.

Semicondutor	Valor Calculado	Valor Simulado	Erro [%]
I_{S1_med}	1,243	1,311	5,18
I_{S1_rms}	3,237	3,343	3,18
I_{D1_med}	0,626	0,871	28,01
I_{D1_rms}	2,685	2,544	5,55
I_{S2_med}	1,232	1,294	4,82
I_{S2} rms	2,736	2,971	7,89
I_{D2_med}	0,853	1,137	25,01
I_{D2_rms}	2,367	2,775	14,69
I_{S5_med}	0,382	0,332	14,93
I_{S5_rms}	1,344	1,361	1,14
$I_{D5 med}$	2,689	2,611	2,99
I_{D5} rms	5,392	5,56	3,02
I_{S6_med}	0,227	0,325	30,16
I_{S6_rms}	1,097	1,31	16,26
I_{D6_med}	2,75	2,41	14,11
I_{D6_rms}	4,894	5,29	7,48

Tabela 3.3 – Esforços de corrente nos semicondutores.

FONTE: Próprio autor.

3.2.3.2 Cálculo das Perdas por Condução e Comutação

Para a análise que se segue, são definidas as equações generalizadas que regem o comportamento das perdas por condução e comutação (BATSCHAUER, 2011). As perdas por condução no indutor e no diodo em antiparalelo são calculadas utilizando as equações (3.41) e (3.42), respectivamente.

$$P_{y,x_COND} = V_{TO} \cdot I_{y,x_med} + R_s \cdot \left(I_{y,x_rms}\right)^2$$
(3.41)

$$Pd_{y,x_COND} = V_D \cdot I_{y,x_med} + R_D \cdot \left(I_{y,x_rms}\right)^2$$
(3.42)

Assim, os cálculos das perdas por condução tanto no interruptor quanto no diodo em antiparalelo dependem apenas dos valores das correntes média e eficaz, bem como de parâmetros que são determinados através da linearização da curva da queda de tensão instantânea em função da corrente direta instantânea ($I_{CE} \times V_{CE}$), por sua vez fornecida pelo fabricante.

Para o cálculo das perdas por comutação, são utilizadas as curvas de energia dissipada durante a entrada em condução e bloqueio do interruptor, que podem ser obtidas a partir da folha de dados do respectivo semicondutor. De posse dessas informações, realiza-se uma aproximação para polinômios de segunda ordem segundo (DROFENIK; KOLAR, 2005), sendo que seus coeficientes são aplicados nas equações (3.43) e (3.44), obtendo-se assim a quantidade de energia dissipada durante a entrada e a saída de condução, respectivamente.

$$W_{y,x_{ON}}(\omega_{r} \cdot t) = k_{o_{ON}} + k_{1_{ON}} \cdot i_{Sxy}(\omega_{r} \cdot t) + k_{2_{ON}} \cdot \left[i_{Sxy}(\omega_{r} \cdot t)\right]^{2}$$
(3.43)

$$W_{y,x_{oFF}}(\omega_{r} \cdot t) = k_{o_{oFF}} + k_{1_{oFF}} \cdot i_{Sxy}(\omega_{r} \cdot t) + k_{2_{oFF}} \cdot \left[i_{Sxy}(\omega_{r} \cdot t)\right]^{2}$$
(3.44)

Assim, integrando-se as respectivas expressões em função da frequência de comutação, chega-se aos valores das perdas por comutação durante a entrada em condução e bloqueio, como mostram as equações (3.45) e (3.46).

$$P_{y,x_{on}} = \frac{1}{2\pi} \cdot \int_{0}^{2\pi} f_s \cdot W_{y,x_{on}}(\omega_r \cdot t) \cdot d(\omega_r \cdot t)$$
(3.45)

$$P_{y,x_{oFF}} = \frac{1}{2\pi} \cdot \int_{0}^{2\pi} f_s \cdot W_{y,x_{oFF}}(\omega_r \cdot t) \cdot d(\omega_r \cdot t)$$
(3.46)

Por fim, a energia dissipada durante a recuperação reversa dos diodos em função da corrente direta pode ser obtida pela equação (3.47), em que t_{rr} é o tempo de recuperação reversa; I_{rr} é a corrente de recuperação reversa; e I_o é a corrente nominal do diodo. Deve-se ressaltar que todos esses parâmetros são fornecidos pelo fabricante.

$$W_{rr}(\omega_{r}\cdot t) = \frac{V_{cc}}{2} \cdot \left(0.8 + \frac{0.2 \cdot i_{D}(\omega_{r}\cdot t)}{I_{o}}\right) \cdot t_{rr} \cdot \left(0.35 \cdot t_{rr} + 0.15 \cdot \frac{I_{rr}}{I_{o}} \cdot i_{D}(\omega_{r}\cdot t) + i_{D}(\omega_{r}\cdot t)\right) \quad (3.47)$$

Integrando-se a energia dissipada no diodo em função da frequência de comutação, tem-se a energia dissipada durante a recuperação reversa, conforme é apresentado na equação (3.48).

$$P_{rr} = \frac{1}{2\pi} \cdot \int_{0}^{2\pi} f_{s} \cdot W_{rr} \left(\omega_{r} \cdot t \right) \cdot d \left(\omega_{r} \cdot t \right)$$
(3.48)

Assim, a energia total dissipada no semicondutor, isto é, no interruptor e no seu respectivo diodo em antiparalelo, é dada pela equação (3.49), correspondendo ao valor das perdas totais.

$$P_{Sxy_TOTAL} = P_{Sxy_COND} + P_{Dxy_COND} + P_{Sxy_ON} + P_{Sxy_OFF} + P_{rr}$$
(3.49)

Para determinar os semicondutores que devem ser utilizados no projeto, foram analisados alguns modelos de IGBT (Insulated-Gate Bipolar Transistor) e dispositivos à base de SiC. Os componentes que apresentaram melhor desempenho em termos da redução das perdas nos semicondutores são os seguintes modelos: C2M0160120D (Cree) - interruptores discretos de 1,2 kV e 17,7 A; e CCS020M12CM2 (Cree) - módulo trifásico de 1,2kV e 20A. No gráfico apresentado na Figura 3.22, tem-se a curva do rendimento teórico em função da frequência de comutação para os dois semicondutores supracitados. Na frequência de operação desejada, a qual é igual a 50 kHz, o semicondutor discreto apresentou melhor rendimento (chegando a 97,5%). Porém, para o desenvolvimento do projeto, optou-se pela utilização de módulos trifásicos, visando facilitar a confecção do hardware, tendo em vista que cada módulo agrega seis interruptores. Assim, há a necessidade de apenas quatro módulos (e não 24 interruptores individuais no caso discreto). Além disso, como o fabricante disponibiliza um *driver* específico para esse dispositivo, espera-se que a solução adotada seja mais interessante do ponto de vista prático, evitando-se problemas associados a interferência eletromagnética, eventual ocorrência de curto-circuito nos braços do conversor ou mesmo disparo indevido dos interruptores.





FONTE: Próprio autor.

Deve-se ressaltar que os valores calculados não devem ser adotados de forma irrestrita e generalizada, pois a metodologia utilizada para o cálculo das perdas agrega muitas aproximações.

Uma vez definido o tipo de semicondutor que deve ser utilizado no projeto, a Figura 3.23 apresenta os valores estimados para as perdas totais, sendo devidamente discriminada cada uma de suas respectivas parcelas nos elementos do conversor, isto é, semicondutores e dispositivos magnéticos. Os roteiros de projeto dos indutores e dos transformadores são descritos em detalhes no Capítulo 4.



Figura 3.23 – Estimativa das perdas totais no conversor proposto.

FONTE: Próprio autor.

Nota-se que a soma das perdas nos elementos magnéticos (indutores e transformadores) é de aproximadamente 124 W (2,5%), enquanto as perdas nos semicondutores (interruptores e diodos) correspondem a 186,4 W (3,73%). Deve-se ressaltar que o módulo utilizado é projetado para suportar uma tensão máxima de 1200 V, sendo que os valores das tensões aplicadas aos módulos utilizados nos lados primário e secundário do transformador são 670 V e 380 V, respectivamente.

3.2.4 Comparação com Uma Topologia de Dois Estágios

Buscando salientar as vantagens do conversor proposto, neste tópico realiza-se uma análise comparativa entre o conversor proposto (que possui único estágio) com uma topologia de dois estágios, sendo que a estrutura adotada na análise é mostrada na Figura 3.24. O primeiro estágio é formado por um retificador trifásico totalmente controlado e o segundo estágio é constituído por um conversor DAB trifásico operando com razão cíclica de 50%.



Mesmo adotando-se para o protótipo experimental módulos trifásicos CCS020M12CM2 (Cree), nesta análise comparativa optou-se pela utilização dos interruptores discretos C2M0160120D (Cree), os quais possuem características de corrente e tensão mais apropriadas para ambos os conversores analisados.

O conversor proposto possui 24 interruptores e o conversor de dois estágios emprega 18 interruptores. Entretanto, o maior número de semicondutores controlados não constitui estritamente apenas uma desvantagem. Devido ao uso da técnica *interleaving*, as correntes são divididas entre os braços, sendo que metade da corrente total circula em cada interruptor, levando assim a uma redução nas perdas por condução. Assim, a Tabela 3.4 apresenta de forma simbólica a corrente nos interruptores para cada uma das topologias, sendo que *A* é adotado como um valor genérico de referência.

Topologia	Lado	Nº de Interruptores	Corrente no Interruptor	Total p/ lado	Total
Conversor	Primário	12	$\frac{A}{2}$	$6 \cdot A$	12 4
Proposto	Secundário	12	$\frac{A}{2}$	$6 \cdot A$	$12 \cdot A$
Conversor ⁻ de Dois Estágios ⁻	1º Estágio	6	A	$6 \cdot A$	
	Primário (2º Estágio)	6	Α	$6 \cdot A$	$18 \cdot A$
	Secundário (2º Estágio)	6	A	$6 \cdot A$	

Tabela 3.4 – Condições de chaveamento no primário.

Com essa análise, é possível calcular um fator de proporcionalidade para garantir que a área de silício a ser analisada na comparação seja a mesma. Esse fator é calculado
dividindo-se a corrente total no conversor de dois estágios pela corrente total no conversor proposto, resultando em:

$$a_{SiCproporcional} = \frac{24 \cdot A}{18 \cdot A} \Longrightarrow 1,167 \tag{3.50}$$

O fator em questão mostra que a área total de silício do conversor de dois estágios deve ser 16,7% maior que aquela do conversor proposto. Para o cálculo das perdas por condução, deve-se determinar a resistência de condução do semicondutor. Esse cálculo é obtido a partir da curva da corrente dreno-fonte em função da tensão dreno-fonte, a qual é devidamente disponibilizada pelo fabricante na folha de dados do semicondutor. Visando analisar o comportamento das perdas em relação à variação da área de silício conforme o trabalho desenvolvido por (BIELA et al., 2011), adiciona-se uma variável à equação, denominada "área", que deve variar entre 0,5 e 3. Nas equações (3.51) e (3.52), são apresentados os valores das resistências para o conversor proposto (denominado *conv1*) e o conversor de dois estágios (denominado *conv2*), respectivamente.

$$r_{conv1} = \frac{1}{\text{área}} \cdot 0,2917 \tag{3.51}$$

$$r_{conv2} = \frac{1}{\text{área}} \cdot a_{SiCproporcional} \cdot 0,2917$$
(3.52)

Os valores dessas resistências multiplicadas pela corrente eficaz que circula em cada interruptor elevada ao quadrado fornecem as perdas por condução nos conversores. As perdas por comutação variam apenas com a frequência de comutação. A variação da área de silício não influencia tais perdas, conforme é mencionado por (FRIEDLI; KOLAR, 2009). Assim, o cálculo das perdas por comutação segue a metodologia descrita na seção 3.2.3.2. Vale ressaltar que o conversor DAB trifásico (presente no segundo estágio do conversor utilizado na comparação) possui comutação suave do tipo ZVS em toda a faixa de operação. Assim, as perdas durante a entrada em condução (W_{y,x_oon}) podem ser desconsideradas, embora as perdas durante o bloqueio sejam mantidas. O projeto completo envolvendo tal análise é descrito no Apêndice A.

Outro ponto importante a ser destacado refere-se ao projeto dos elementos magnéticos. Quando se utiliza a célula de comutação de três estados presente no conversor proposto, o indutor de entrada passa a operar com uma frequência que é o dobro da frequência de comutação. Além disso, obtém-se uma forma de onda da tensão aplicada a esse elemento magnético com maior número de níveis, de modo que seu volume se torna aproximadamente quatro vezes menor se comparado com o indutor de entrada do conversor de dois estágios.

Entretanto, a topologia proposta possui dois transformadores (um transformador principal e um autotransformador), os quais são submetidos a tensões com ondulação de 120 Hz e, dessa forma, há a circulação de certa quantidade de potência reativa. Logo, o volume desses transformadores é maior se comparado àquele da topologia de dois estágios. De forma geral, analisando-se as peculiaridades pertinentes a cada conversor, bem como o projeto dos elementos magnéticos, pode-se inferir que os volumes totais dos componentes utilizados nos dois conversores são muito próximos. Na Figura 3.25, apresenta-se a uma comparação para ambas as topologias. Verifica-se que, ao se variar a frequência de comutação do estágio retificador do conversor de dois estágios no intuito de reduzir as dimensões do indutor de entrada, há um ponto da curva em que ambos os volumes se igualam. Nota-se ainda que em 50 kHz os volumes totais dos componentes magnéticos são aproximadamente os mesmos. Assim, conclui-se que, aplicando a mesma frequência no estágio retificador do conversor de dois estágios, o indutor torna-se maior, mas os volumes totais associados aos elementos magnéticos são iguais.

Figura 3.25 – Comparação dos volumes dos elementos magnéticos variando-se a frequência de comutação.



FONTE: Próprio autor.

Na Figura 3.26, tem-se o perfil das perdas quando se variam a frequência de comutação e a área de silício para o conversor proposto. Nota-se que com o aumento da frequência, tem-se um pequeno aumento nas perdas. Porém, com o aumento da área de silício chegam-se a reduções significativas das perdas nos interruptores.



Figura 3.26 – Perfil 3D das perdas no conversor proposto.

Por sua vez, a Figura 3.27 representa o comportamento das perdas no conversor de dois estágios. Neste caso, pode-se inferir que as perdas são maiores em baixa frequência e com pequenas áreas de silício. Com o aumento da frequência, a derivada do aumento de perdas é maior e, com o aumento da área de silício, a redução das perdas é menor comparando-se os resultados com aqueles obtidos com a topologia proposta.



Figura 3.27 – Perfil 3D das perdas no conversor de dois estágios.

FONTE: Próprio autor.

Na Figura 3.28 e na Figura 3.29, são apresentadas algumas comparações entre as topologias. Primeiramente, varia-se a frequência de comutação de modo a verificar o comportamento das perdas para três valores distintos da área de silício. Nota-se que as curvas são muito próximas entre si para ambas às topologias, mas o conversor proposto sempre assume valores menores, principalmente para menores áreas de silício.



Figura 3.28 – Comportamento das perdas em função da frequência de comutação para diversos valores da área de silício.

FONTE: Próprio autor.

Figura 3.29 – Comportamento das perdas em função da área de silício para diversos valores da frequência de comutação.



Buscando visualizar de forma mais clara o quão reduzidas são as perdas nos semicondutores no conversor proposto em relação à topologia de dois estágios, têm-se na Figura 3.30 a curva que representa a diferença entre as perdas nos conversores e um plano em nível zero adotado como referência. Quando a curva dessa diferença é maior que zero, isso significa que o conversor proposto possui perdas maiores. Porém, quando a curva for menor que zero, há perdas menores. Pode-se constatar que a área ocupada pelo gráfico encontra-se sempre inferior ao plano zero, ou seja, o conversor proposto possui perdas menores em toda a região analisada.





Por fim, na Figura 3.31 é apresentado um diagrama de cores das perdas no conversor proposto variando-se a área de silício e a frequência de comutação. A partir desse gráfico, o projetista pode determinar em qual região o conversor operará, sendo que para o tom mais avermelhado há perdas de 8,5% (aproximadamente 425 W). Por sua vez, o tom mais

azulado corresponde a perdas de 1% (aproximadamente 50 W).



Figura 3.31 – Diagrama de cores representando a variação das perdas em função da área de silício e da frequência de comutação.

3.3 Considerações Finais

Este capítulo apresentou a análise qualitativa e quantitativa do conversor proposto. Foram abordados a técnica de modulação utilizada, a estratégia de controle geral e, por fim, dois métodos de controle da corrente magnetizante.

Em segunda instância, por meio da análise quantitativa em que se utilizou o modelo fundamental, verifica-se que o comportamento da tensão no transformador pode ser aproximado no caso da modulação AM-DSB. Uma vez definidas as tensões e correntes no transformador, é possível desenvolver a análise da comutação, identificando-se as regiões de comutação ZCS para os interruptores dos lados primário e secundário do transformador.

Na sequência, por meio do estudo das perdas e, após a análise de semicondutores comercialmente disponíveis indicados para o conversor proposto, optou-se por utilizar um módulo trifásico de SiC (CREE - CCS020M12CM2), obtendo-se um rendimento de 96,9% na potência nominal. Considerando-se também as perdas nos elementos magnéticos (indutores e transformadores), isso resulta em um rendimento total do sistema de 93,79%.

Por fim, a análise comparativa entre o conversor proposto e uma topologia de dois estágios permite destacar algumas vantagens interessantes da nova estrutura. De forma genérica, pode-se inferir que as perdas nos semicondutores no conversor estudado neste trabalho são menores em todas as áreas analisadas.

4 PROCEDIMENTO DE PROJETO

Uma vez desenvolvida a análise matemática baseada no modelo fundamental utilizando a modulação AM-DSB, este capítulo propõe um exemplo de projeto detalhado visando à validação de todas as considerações teóricas previamente apresentadas.

As especificações do projeto e os parâmetros do conversor, os quais são utilizados no cálculo dos componentes e projeto das malhas de controle, são descritos na Tabela 4.1 e na Tabela 4.2, respectivamente.

Tensão de entrada (CA)	380	V
Frequência da rede	60	Hz
Potência de saída	5	kW
Tensão no barramento primário	666	V
Tensão no barramento secundário	380	V
Frequência de comutação	50	kHz

Tabela 4.1	 Especifica 	ções do	projeto.
		`	I ./

FONTE: Próprio autor.

Indutância de entrada	0,25	mH
Frequência da rede	60	Hz
Indutância série	40	μH
Indutância de Magnetização (Controle)	0,5	mH
Capacitância (lado primário)	1	mF
Capacitância (lado secundário)	1	mF
Relação de transformação	0,5714	

Tabela 4.2 – Parâmetros do conversor.

FONTE: Próprio autor.

4.1 Sensores de Tensão

As tensões são medidas utilizando sensores isolados fabricados por LEM, sendo adotado o modelo LP-20 (com capacidade de medição de tensão máxima de 500 V) para medir as tensões alternadas de entrada (V_{an} , V_{bn} e V_{cn}) e no barramento CC isolado (V_{oSEC}); por sua vez, o modelo LP-25 sp 5 (com capacidade de medição de tensão máxima de 1200 V) é empregado para medir a tensão do barramento CC não isolado (V_{oPRI}), cujo valor é maior. Na Figura 4.1, é apresentado o diagrama esquemático de conexão do sensor de tensão isolado LEM ao circuito.



Figura 4.1 – Diagrama esquemático do circuito dos sensores de tensão LEM.

FONTE: Próprio autor.

Para o projeto do circuito desse sensor, primeiramente define-se uma resistência de entrada ($R_{entrada_LEM}$), que deve garantir uma corrente na entrada no sensor de até ±14mA. Na saída do sensor, há uma corrente proporcional a esta corrente de entrada, dada pelo ganho do sensor (2500:1000). Assim, de posse do valor da corrente de entrada ($i_{entrada_LEM}$), calculase a corrente de saída (i_{saida_LEM}) e se define o resistor de saída (R_{o_LEM}) de modo a garantir uma tensão que não ultrapasse o valor limite do conversor A/D. Na Tabela 4.3, são listados os valores calculados para cada um dos sensores utilizados neste projeto.

	Van / Vbn / Vcn	V _{oPRI}	Vosec	
Modelo LEM	LP-20	LP-25 sp 5	LP-20	
V _{entrada_máximo}	242	840	480	V
R _{entrada}	4×10^{3}	330×10^3 // 330×10^3	220×10^3 // 220×10^3	Ω
i _{entrada}	5,15×10 ⁻³	5,09×10 ⁻³	4,36×10 ⁻³	А
$V_{saida_m{lpha}x}$	1,5	3	3	V
R saída	116,53	235,71	275	Ω
i _{saída}	12,87×10 ⁻³	$12,73 \times 10^{-3}$	$10,91 \times 10^{-3}$	A
Ganho	6,19×10 ⁻³	$3,57 \times 10^{-3}$	6,25×10 ⁻³	

Tabela 4.3 – Resumo do projeto dos circuitos associados aos sensores de tensão.

FONTE: Próprio autor.

Nota-se que a tensão de saída máxima dos sensores das tensões CA de entrada é 1,5 V, e não 3 V como no caso dos sensores de tensão CC. Isso se deve ao fato de o microcontrolador utilizado operar apenas com tensões positivas de até 3,3 V. Assim, na saída desses sensores de tensão (V_{an} , V_{bn} e V_{cn}) deve-se somar 1,65 V ao valor medido, de modo que o sinal seja apenas positivo e aproximadamente igual a 1,65 V (isto é, metade da tensão máxima suportada pelo conversor A/D). Na Figura 4.2, tem-se uma ilustração de como essas tensões medidas devem ser condicionadas até ser aplicadas ao pino correspondente ao conversor A/D do microcontrolador.



Figura 4.2 – Condicionamento das tensões aplicadas ao pino A/D do microcontrolador.

A soma de 1,65 V ao sinal medido ocorre no circuito de filtro que existe entre a medição e o microcontrolador.

4.2 Sensores de Corrente

Os sensores de corrente utilizados no projeto são fabricados por LEM e pertencem à série H0-NP/SP33. Esses sensores são alimentados com uma tensão de 3,3 V, sendo esse o mesmo valor da tensão de alimentação do microcontrolador adotado (MCU modelo TMS320F28377D fabricado por Texas Instruments). Para as correntes CA de entrada $(i_{an}=i_{bn}=i_{cn}=9,9 \text{ A}_{rms})$ e a corrente de saída $(i_{oSEC}=\pm15\text{ A})$, foi utilizado o modelo HO 25-NP/SP33, com duas bobinas conectadas em paralelo e uma bobina em série. O modelo de sensor adotado para a malha de controle da corrente magnetizante, cujo valor eficaz é inferior a 2 A, é do tipo HO 8-NP/SP33, empregando todas as bobinas ligadas em série. A saída desses sensores é medida de forma diferencial, adicionando-se um ganho para melhorar a resolução e somado 1,65 V, visto que a medição diferencial anula o nível de *offset* presente no sensor. Na Figura 4.3, são apresentada as duas configurações de circuito utilizadas para a medição das correntes.



Figura 4.3 – Diagramas esquemáticos dos circuitos dos sensores de corrente LEM.

O valor da tensão de saída dos sensores de corrente da série H0-NP/SP33 é dada por:

$$V_{\text{o}_{iLEM}} = \left(i_{medido} \cdot G_{iLEM} + 1,65\right) \tag{4.1}$$

Após ser aplicada ao circuito de condicionamento, as tensões V_{saida_iConf1} e V_{saida_iConf2} passam a ser fornecidas por (4.2) e (4.3), respectivamente.

$$V_{saida_iConf1} = \left(G1_{iLEM} \cdot \frac{R2_i}{R1_i} \cdot i_{medido} + 1,65\right)$$
(4.2)

$$V_{\text{saida}_i Conf 2} = \left(G2_{iLEM} \cdot \frac{R4_i}{R3_i} \cdot i_{\text{medido}} + 1,65 \right)$$
(4.3)

Na condição nominal de operação, o conversor deve processar uma potência de 5 kW. Sendo o valor de pico da tensão da rede V_P =311 V, pode-se calcular a corrente de pico que irá circular na entrada CA como:

$$P_{3\phi} = \frac{2}{3} \cdot \frac{V_P}{I_{a_pico}} \Longrightarrow I_{a_pico} = \frac{2}{3} \cdot \frac{V_P}{P_{3\phi}} = 10,71 \text{ A}$$

$$(4.4)$$

De posse do valor da corrente que circula no sensor na condição de potência nominal, deve-se considerar uma margem de +25%, pois a tensão de entrada pode assumir valores inferiores ao nominal, provocando o aumento da corrente no intuito de manter a potência constante. Assim, o ganho do circuito de condicionamento é calculado considerando uma corrente de CA de entrada de 13,4 A por fase.

Por outro lado, as correntes nos indutores que auxiliam na medição da magnetizante são estimadas em aproximadamente de 1 A. Assim, conhecendo os valores das correntes que devem ser medidas pelos sensores LEM, pode-se calcular o ganho do circuito de condicionamento segundo as seguintes expressões:

$$G_{iConf1} = \frac{V_{saida_iConf1} - 1,65}{G1_{iLEM} \cdot I_{a_pico}} = \frac{3,3-1,65}{0,0368 \cdot 13,4} = 3,35$$
(4.5)

$$G_{iConf\,2} = \frac{V_{saida_iConf\,2} - 1,65}{G2_{iLEM} \cdot I_{a_pico}} = \frac{3,3-1,65}{0,0172\cdot 1} = 95,93$$
(4.6)

Adotando-se R_{offset} =10 k Ω , tem-se R_{2i} = $R4_i$ =5,1k Ω . De posse do ganho e dos valores desses componentes, pode-se calcular o valor das resistências R_{1i} e R_{3i} como:

$$R_{1i} = \frac{R_{2i}}{G_{iConf1}} = \frac{5,1k}{3,35} = 1522 \Longrightarrow 1,8 \text{ k}\Omega$$
(4.7)

$$R_{3i} = \frac{R_{4i}}{G_{iConf\,2}} = \frac{5.1\text{k}}{9.56} = 533\ \Omega \Longrightarrow 560\ \Omega$$
(4.8)

4.3 Filtros Anti-Aliasing

Buscando evitar a propagação de ruído nos sinais amostrados, bem como a amostragem indevida de sinais que não caracterizam o sinal original (fenômeno conhecido como recobrimento ou *aliasing*), deve-se utilizar um filtro *anti-aliasing*. Neste trabalho, optou-se pela utilização de filtros analógicos, compostos por circuitos do tipo passa-baixa. Para os sensores de corrente, são utilizados filtros de segunda ordem, pois as malhas de controle de corrente são mais rápidas. Já para os sensores de tensão, que possuem malhas de controle mais lentas, são empregados filtros de primeira ordem. Na Figura 4.4, têm-se os circuitos correspondentes aos filtros utilizados neste projeto.

Figura 4.4 – Filtros *anti-aliasing* de primeira e segunda ordem.



FONTE: Próprio autor.

Para o projeto do filtro passa-baixa de 1^a ordem, define-se a frequência de corte (f_{corte}) , adota-se o valor de um dos componentes e calcula-se o outro valor desconhecido a partir da seguinte equação:

$$C_{1f} = \frac{1}{2 \cdot \pi \cdot f_{corte} \cdot R_{1f}}$$
(4.9)

A função de transferência do filtro de segunda ordem é dada por:

$$H_{filtro_2ordem} = \frac{\frac{1}{R_{3f} \cdot C_{2f} \cdot C_{3f}}}{s^2 + \frac{2}{C_{2f} \cdot R_{2f}} s + \frac{2}{R_{2f} \cdot C_{2f} \cdot C_{3f}}}$$
(4.10)

A expressão (4.10) pode ser associada à função de transferência de um sistema de segunda ordem em função do fator de amortecimento ξ e da frequência natural do sistema ω_n como:

$$H_{\text{sistema}_2ordem} = \frac{\omega^2}{s^2 + 2 \cdot \xi \cdot \omega_n \cdot s + \omega^2}$$
(4.11)

$$\omega_n = 2 \cdot \pi \cdot f_{corte} = \frac{1}{R_{2f} \cdot \sqrt{C_{2f} \cdot C_{3f}}}$$
(4.12)

$$\xi = \sqrt{\frac{C3_f}{C2_f}} \tag{4.13}$$

Assim, para o projeto dos componentes, adotam-se valores para o fator de amortecimento e a frequência de corte e, então, arbitra-se o valor de uma das capacitâncias para calcular os demais componentes do circuito de acordo as seguintes equações:

$$C_{2f} = \frac{C_{3f}}{\xi^2}$$
(4.14)

$$R_{2f} = \frac{1}{2 \cdot \pi \cdot f_{corte} \cdot \sqrt{C_{2f} \cdot C_{3f}}} \sqrt{b^2 - 4ac}$$

$$(4.15)$$

Considerando um fator de amortecimento ξ =0,707, obtêm-se na Tabela 4.4 os valores dos componentes de todos os filtros *anti-aliasing* utilizados no projeto.

		V _{an} / V _{bn} / V _{cn}	i _{an} / i _{bn} / i _{cn}	i _{magA1} / i _{magB1} / i _{magC1} i _{magA2} / i _{magB2} / i _{magC2}	V _{oPRI} / V _{oSEC}
	<i>f</i> corte	3 kHz	50 kHz	20 kHz	3 kHz
1ª Ordom	R _{1f}	128 Ω			128 Ω
1 ⁻ Oraem -	C_{lf}	470 nF		_	470 nF
	R_{2f}		2,2 kΩ	5,7 kΩ	_
2ª Ordem	C_{2f}		1 nF	1 nF	
	C_{3f}		2 nF	2 nF	

Tabela 4.4 – Resumo do projeto dos filtros anti-aliasing.

FONTE: Próprio autor.

4.4 Circuito Buffer de Tensão

O microcontrolador utilizado opera com tensão de alimentação de 3,3 V, enquanto os *drivers* exigem pulsos com níveis altos de 5 V na sua entrada. Assim, é necessária a utilização de um circuito que eleve os níveis de tensão dos sinais provenientes do microcontrolador. Para executar essa função, optou-se por utilizar um circuito *buffer* com seis canais do tipo coletor aberto modelo SN7407 fabricado por Texas Instruments. O diagrama esquemático do circuito utilizado é apresentado na Figura 4.5, verificando-se que esse circuito é do tipo inversor. Assim, deve-se inverter a lógica de geração dos pulsos internamente no microcontrolador.



Figura 4.5 – Circuito *buffer* do tipo coletor aberto (SN7407).

Como o conversor proposto possui 24 interruptores, são utilizados quatro circuitos *buffer*, aos quais são conectados todos os sinais de gatilho (PWM) gerados pelo microcontrolador.

4.5 Projeto dos Controladores

Inicialmente, o conversor trifásico é validado por meio de simulação utilizando o *software* PSIM, sendo que controladores analógicos são utilizados. Na etapa de execução do protótipo experimental de 5 kW, são adotados controladores digitais implementados em um microcontrolador de 32 bits. Assim, esta seção dedica-se à descrição detalhada do projeto de ambos os controladores analógicos e digitais.

4.5.1 Projeto dos Controladores analógicos

Para o projeto dos controladores analógicos, utiliza-se o método do fator k (VENABLE, 1983). Esta técnica recomenda a utilização de um controlador proporcionalintegral (PI) com filtro para obter avanços de fase menores que 90°, garantindo que o sistema em malha fechada assuma valores para a frequência de cruzamento e margem de fase segundo definidos pelo projetista.

Na Figura 4.6, tem-se o diagrama de blocos das malhas de controle implementadas, observando-se que o lado primário do conversor possui uma malha de corrente interna à malha de tensão do barramento CC (V_{oPRI}). O lado secundário possui uma malha de tensão independente (V_{oSEC}), controlada pela técnica *phase-shift*. A malha de controle da corrente magnetizante é conectada à malha das correntes *dq*. Porém, como uma das malhas opera com frequência de cruzamento muito menor, estas malhas podem ser projetadas de forma desacoplada.



Figura 4.6 – Diagrama de blocos das malhas de controle.

Os projetos dos controladores utilizados são divididos da seguinte forma: 1 - malha de corrente dq (malha interna mais rápida); 2 - malha de tensão do barramento primário (malha externa mais lenta); 3 - malha de tensão do barramento secundário, em que a variável de controle é o desfasamento das ondas portadoras (ângulo φ).

4.5.1.1 Malha de corrente (Analógico)

A modelagem apresentada baseia-se na transformada de Park a fim de se obter as funções de transferência que relacionam as correntes dq com a razão cíclica (GUIMARÃES, 2016), que são dadas por:

$$G_{i_dq}(s) = \frac{i_{dq}(s)}{D_{dq}(s)} = \frac{V_{oPRI}}{s \cdot L_{in} + r_{Lin}}$$
(4.16)

 H_{v_SEC}

O ganho do sensor de corrente (H_{i_dq}) é considerado unitário e a função do modulador PWM é descrita por (4.17), sendo V_p o valor do pico da triangular.

$$Fm(s) = \frac{1}{V_P} \Longrightarrow \frac{1}{5} \tag{4.17}$$

A equação (4.18), define a função de transferência de laço aberto da malha de corrente sem a utilização do compensador.

$$FTLAi _ sc(s) = G_{i_dq}(s) \cdot F_m(s) \cdot H_{i_dq}(s)$$

$$(4.18)$$

Os parâmetros arbitrados para o compensador de corrente são:

$$fc_{i_dq} = \frac{f_s}{4} \Longrightarrow 12, 5 \cdot 10^3 \,\mathrm{Hz} \tag{4.19}$$

$$MF_{i_{-}dq} = 60^{\circ}$$
 (4.20)

Utilizando o método do fator k para o projeto, obtém-se um controlador com ganho de 16,7 dB, sendo que um polo em é alocado 46,5 kHz e um zero é alocado em 3,4 kHz. O projeto completo é descrito de forma pormenorizada no Apêndice B. Na Figura 4.7, são traçados o diagrama de Bode da função de transferência de laço aberto sem compensador (A) e o diagrama de Bode da função de transferência da malha associada ao compensador projetado (B).

Figura 4.7 – Diagramas de Bode para a malha de corrente dq (analógico).





Nota-se que o projeto do compensador é executado satisfatoriamente, garantindo assim a frequência de cruzamento e a margem de fase conforme especificadas.

4.5.1.2 Malha de Tensão do Barramento Primário (Analógico)

A malha de tensão do barramento primário pode ser modelada a partir do circuito apresentado na Figura 4.8, no qual estão presentes duas fontes de correntes, representando a corrente de entrada e saída do retificador, bem como o capacitor do barramento CC primário.

Figura 4.8 – Circuito equivalente para o projeto da malha de tensão.



FONTE: Próprio autor.

A corrente no capacitor pode ser descrita por:

$$i_{oPRI} = i_{ret_entrada}\left(t\right) - i_{ret_saida}\left(t\right) = C_{oPRI} \cdot \frac{d}{dt} v_{oPRI}\left(t\right)$$
(4.21)

Considerando a corrente de entrada $i_{ret}(t)$ como sendo uma perturbação externa e aplicando a transformada de Laplace, chega-se à função de transferência da tensão no barramento CC primário (V_{o_PRI}) pela corrente de saída:

$$G_{\text{vPRI}}(s) = \frac{v_{oPRI}(s)}{i_{ret_saida}(s)} = \frac{1}{s \cdot C_{oPRI}}$$
(4.22)

Considerando o ganho do sensor de corrente como unitário, a referência da malha de tensão deve ser igual à corrente de entrada ($i_{La_ef}=10,7$ A). Assim, o ganho do transdutor de tensão pode ser calculado por:

$$H_{\nu_{-}PRI}\left(s\right) = \frac{i_{La_ef}}{V_{o_PRI}} \Longrightarrow 16,03 \cdot 10^{3}$$

$$(4.23)$$

A função de transferência de laço aberto sem controlador é dada por:

$$FTLA_{v_{sc}}(s) = G_{v_{PRI}}(s) \cdot H_{v_{PRI}}(s) \cdot \frac{1}{G_{i_{dq}}(s)}$$
(4.24)

A malha de controle da tensão do barramento dever ser mais lenta que a malha de corrente para que sejam devidamente desacopladas. Assim, os parâmetros arbitrados para a malha de tensão são:

$$f_{\rm cv_PRI} = \frac{3}{5} \cdot f_r \Longrightarrow 36 \,\mathrm{Hz} \tag{4.25}$$

$$MF_{\rm v_PRI} = 60^{\circ} \tag{4.26}$$

Para garantir os valores assumidos para esses parâmetros, o compensador PI com filtro projetado deve possuir um ganho de -22 dB, com um polo em alocado 273 Hz e um zero alocado em 4,74 Hz. Os projetos completos dos compensadores analógicos são descritos no Apêndice B. Na Figura 4.9, são traçados o diagrama de Bode da função de transferência de laço aberto sem compensador da malha de tensão (A) e o diagrama de Bode da função de transferência de transferência com o compensador (B).



Figura 4.9 – Diagramas de Bode da malha de tensão do barramento primário (analógico).

FONTE: Próprio autor.

Pode-se constatar que o projeto do controlador atende estritamente as especificações, tanto com relação à frequência de cruzamento quanto à margem de fase desejadas.

4.5.1.3 Malha de Tensão do Barramento Secundário (Analógico)

A modelagem da malha de tensão do secundário é realizada utilizando o modelo proposto por (SANTOS, 2011), que se baseia na teoria generalizada do circuito *gyrator* (BARAZARTE; GONZALEZ; EHSANI, 2010). O conversor proposto pode ser aproximado para o circuito *gyrator* de duas portas, como mostra a Figura 4.10.



Figura 4.10 – Aproximação do circuito proposto a um circuito gyrator de duas portas.

FONTE: Próprio autor.

A relação da corrente de saída (i_{o_SEC}) com a tensão de entrada é dada por , sendo o ganho de condutância descrito por (4.28).

$$i_{oSEC} = V_{oPRI} \cdot g_{12} \tag{4.27}$$

$$g_{12} = \frac{1}{\omega_c \cdot L_{SEC}} \cdot \varphi \cdot \left(1 - \frac{|\varphi|}{\pi}\right)$$
(4.28)

Considerando que a tensão do barramento CC primário é fixa, observa-se na Figura 4.11 que a tensão na carga do lado secundário pode ser controlada por meio do ajuste do *gyrator*.

Figura 4.11 – Circuito de controle da tensão no barramento CC secundário.



FONTE: Próprio autor.

Assim, a função de transferência da tensão do barramento secundário é descrita

por:

$$G_{\text{vSEC}}(s) = \frac{v_{o\text{SEC}}(s)}{\varphi(s)} = \left[\frac{V_{oPRI}}{\omega_c \cdot L_{SEC}} \cdot \varphi \cdot \left(1 - \frac{|\varphi|}{\pi}\right)\right] \cdot \frac{R_{oSEC}}{R_{oSEC} \cdot C_{oSEC} + 1}$$
(4.29)

Fixando-se a referência da tensão do secundário em 2,5 V, o ganho do transdutor de tensão pode ser calculado por:

$$H_{\nu_{sec}}(s) = \frac{V_{osec}}{V_{osec}} \Longrightarrow 6.57 \cdot 10^{-3}$$
(4.30)

A função de transferência de laço aberto sem compensador é dada por:

$$FTLA_{v2_sc}(s) = G_{vSEC}(s) \cdot H_{v_SEC}(s)$$

$$(4.31)$$

Para que não interfira na operação das malhas de controle das correntes de entrada do conversor, adota-se nesse caso a mesma frequência de cruzamento para a malha de controle da tensão do barramento primário, tornando-a assim mais lenta.

$$fc_{v_{\text{SEC}}} = fc_{v_{\text{PRI}r}} \Longrightarrow 36 \text{Hz}$$
 (4.32)

$$MF_{v_SEC} = 75^{\circ} \tag{4.33}$$

O controlador projetado possui um ganho de -8,2 dB, com um polo alocado em 171 Hz e um zero alocado em 7,5 Hz. No Apêndice B, pode ser verificar o projeto desse controlador em detalhes. Na Figura 4.12, tem-se o diagrama de Bode da função de transferência de laço aberto sem compensador da malha de tensão (A) e o diagrama de Bode da função de transferência com o compensador (B).





Nota-se que o controlador foi corretamente projetado, garantindo satisfatoriamente a frequência de cruzamento e a margem de fase desejadas.

4.5.2 Projeto dos Controladores Digitais

O uso de controladores digitais proporciona diversas vantagens como: redução do volume do *hardware*, pois elimina a necessidade de muito amplificadores operacionais

utilizados nos controladores analógicos; facilidade de implementação de técnicas de controle avançadas, o que muitas vezes se torna inviável de forma analógica; e maior flexibilidade para alterações e ajustes de sintonia dos controladores, sendo necessário apenas mudar linhas de código (ALMEIDA; BATISTA; PETRY, 2010).

Existem várias técnicas e procedimentos para o projeto de controladores digitais, a exemplo de: discretização da planta e projeto do todos os controladores no tempo discreto; projeto do controlador no tempo contínuo e discretização da função de transferência; entre outras. Para o projeto das malhas de controle aplicadas ao conversor proposto, optou-se pelo controle no tempo contínuo, considerando algumas peculiaridades do sistema, tais como atraso de leitura de sinais, atraso de filtros, ganhos dos conversores analógicos/digitais, entre outros. Após a realização do projeto de um dado controlador, deve-se então discretizá-lo devidamente. Essa técnica adotada não é a mais precisa dentre as opções possíveis para o projeto de controladores digitais, mas se demonstra bastante confiável, apresentando na prática boa resposta dinâmica do sistema.

A descrição dos controladores é dividida em quatro itens: malha de corrente; malha de tensão do barramento primário; malha de tensão do barramento secundário; e por fim, a malha de controle da corrente de magnetização, a qual também é implementada no protótipo experimental.

4.5.2.1 Malha de Corrente (Digital)

Primeiramente, deve-se descrever o ganho do sensor de corrente dado por (4.34), o ganho adicionado à leitura pelo filtro utilizado como (4.35), assim como o ganho do conversor A/D em (4.36).

$$G_{\text{iLEM}_25A} = G_{\text{iiLEM}} \Longrightarrow 36, 8 \cdot 10^{-3} \tag{4.34}$$

$$G_{\text{iL}_AMPOP} = \frac{R_{2i}}{R_{1i}} \Longrightarrow 2,83 \tag{4.35}$$

$$G_{\text{AD12bits}} = \frac{2^{12} - 1}{3,3} \Longrightarrow 1240,9$$
 (4.36)

O ganho total do sinal de corrente medido é dado pela multiplicação dos ganhos, resultando em 129,49. Contudo, optou-se internamente no microcontrolador por um ganho unitário. Assim, após a leitura A/D, o valor salvo no registrador é multiplicado pelo inverso do ganho dos sensores, de modo que o valor salvo seja igual à corrente que circula no indutor

de entrada. O ganho considerado para o projeto da malha de controle da corrente de entrada é dado por:

$$H_{i_dq(digital)}(s) = G_{iLEM_25A} \cdot G_{iL_AMPOP} \cdot G_{AD12btis} \cdot \frac{1}{129,49} \Longrightarrow 1$$

$$(4.37)$$

A função do modulador é calculada pelo inverso do pico da onda triangular. Como o microcontrolador utilizado opera com tensão de alimentação de 3,3 V, define-se tal função por:

$$F_{\mathrm{m}(digital)}\left(s\right) = \frac{1}{V_{P}} \Longrightarrow \frac{1}{3,3}$$

$$(4.38)$$

A função de transferência da malha da malha de corrente é descrita em (4.39). Contudo, considera-se nesse caso a tensão de barramento um pouco maior, isto é, 850 V, o que se justifica devido a possíveis transitórios na tensão quando são aplicados degraus de carga. Assim, tem-se:

$$G_{i_dq(digita)}(s) = \frac{850}{s \cdot L_{in} + r_{Lin}}$$
(4.39)

Buscando-se obter o comportamento do sistema da forma mais próxima possível ao protótipo experimental, considera-se também a atuação do filtro utilizado. A função de transferência do filtro é dada por:

$$Filtro_{i}(s) = \frac{1}{C1_{f} \cdot C2_{f} \cdot R2_{f}^{2} \cdot s^{2} + 2 \cdot C1_{f} \cdot R2_{f} \cdot s + 1} \Longrightarrow \frac{1}{8 \cdot 10^{-12} \cdot s^{2} + 4 \cdot 10^{-6} \cdot s + 1}$$
(4.40)

Por fim, é utilizada a função de amostragem $H_e(s)$, a qual modela o efeito da comutação na malha de corrente (TOFOLI; PEREIRA; PAULA, 2014). Essa função é descrita por:

$$\omega_z = \pi \cdot fs \tag{4.41}$$

$$Q_z = -\frac{2}{\pi} \tag{4.42}$$

$$H_e(s) = 1 + \frac{s}{\omega_z \cdot Q_z} + \frac{s^2}{\omega_z^2}$$
(4.43)

A equação (4.44) define a função de transferência de laço aberto da malha de corrente sem compensador, utilizada para o projeto do controlador digital das correntes de entrada.

$$FTLA_{b(digital)}(s) = G_{i_dq(digital)}(s) \cdot F_{m(digital)}(s) \cdot H_{i_dq(digital)}(s) \cdot Filtro_i(s) \cdot H_e(s)$$
(4.44)

Devido a algumas instabilidades verificadas no momento da partida do conversor experimentalmente, optou-se por projetar esta malha de controle com uma frequência de cruzamento da ordem de 1/8 da frequência de comutação, e não (1/4)· f_s como adotado previamente no projeto do controlador analógico. Assim, os parâmetros arbitrados para o compensador de corrente digital são:

$$fc_{i_dq(digital)} = \frac{f_s}{8} \Longrightarrow 6,25 \cdot 10^3 \text{ Hz}$$
 (4.45)

$$MF_{i_dq(digital)} = 60^{\circ} \tag{4.46}$$

Utilizando o método do fator k para o projeto do compensador, verificou-se a necessidade de utilizar um compensador do tipo 3, pois o avanço de fase é maior que 90°. O controlador projetado possui um ganho de 28,5 dB, com um polo alocado em 15,4 kHz e um zero alocado em 2,5 kHz. Novamente, deve-se ressaltar que o projeto completo dos compensadores encontra-se no Apêndice C.

Na Figura 4.13, tem-se o diagrama de Bode da função de transferência de laço aberto sem compensador (A) e o diagrama de Bode da função de transferência com o compensador projetado (B). Nota-se que, após o ângulo ultrapassar -180°, esse parâmetro passa a assumir imediatamente +180°. Isso se deve a limitações do *software* utilizado para execução do projeto, embora este problema não interfira no cálculo dos compensadores e seus componentes.



Figura 4.13 – Diagramas de Bode da malha de corrente dq (digital).

Uma vez verificado que o compensador cumpre os requisitos de projeto, deve-se proceder à discretização do mesmo. Para discretizar a função de transferência do compensador, utiliza-se a função "c2d" do Matlab®. A partir da função de transferência em modo contínuo, escolhe-se o método de aproximação (ZOH, FOH, Tustin, entre outros) e a

frequência de amostragem, de modo que o comando supracitado retorna a função de transferência discretizada.

A função de transferência do controlador analógico dada em (4.47) é discretizada. Em (4.48), tem-se o controlador discretizado utilizando o método Tustin, com uma frequência de amostragem de 100 kHz. A escolha desse método justifica-se em virtude de o método ZOH apresentar certa instabilidade na prática (BATISTA, 2006).

$$C_{i_dq(digital)}(s) = \frac{8923 \cdot s^2 + 285 \times 10^6 \cdot s + 2 \times 10^{12}}{s^3 + 193 \times 10^3 \cdot s^2 + 9 \times 10^9 \cdot s}$$
(4.47)

$$C_{i_{dq(digital)}}(z) = \frac{0,02364 \cdot z^{3} - 0,01666 \cdot z^{2} - 0,02313 \cdot z + 0,01717}{z^{3} - 1,697 \cdot z^{2} + 0,818 \cdot z - 0,1213}$$
(4.48)

Para encontrar a equação a diferenças, primeiramente deve-se dividir todos os termos por z^{-3} . Assim, é possível garantir que o sistema seja do tipo causal (OGATA, 1995), obtendo-se assim um sistema realizável. Logo, tem-se:

$$C_{i_dq(digital)}(z) = \frac{U_{i_dq}(z)}{E_{i_dq}(z)} = \frac{0.02364 - 0.01666 \cdot z^{-1} - 0.02313 \cdot z^{-2} + 0.01717 \cdot z^{-3}}{1 - 1.697 \cdot z^{-1} + 0.818 \cdot z^{-2} - 0.1213 \cdot z^{-3}}$$
(4.49)

Reorganizando a equação, chega-se a:

$$U_{i_{-}dq}(z) \Big[1 - 1,697 \cdot z^{-1} + 0,818 \cdot z^{-2} - 0,1213 \cdot z^{-3} \Big] = E_{i_{-}dq}(z) \Big[0,02364 - 0,01666 \cdot z^{-1} - 0,02313 \cdot z^{-2} + 0,01717 \cdot z^{-3} \Big]$$
(4.50)

Aplicando a transformada inversa e isolando o termo $u_{dq}[k]$, obtém-se a equação a diferenças em (4.51), a qual é implementada no microcontrolador.

$$u_{dq}[k] = +0,023642 \cdot e_{dq}[k] - 0,016655 \cdot e_{dq}[k-1] -0,023125 \cdot e_{dq}[k-2] - 0,017171 \cdot e_{dq}[k-3] +1,696671 \cdot u_{dq}[k-1] - 0,818009 \cdot u_{dq}[k-2] + 0,121338 \cdot u_{dq}[k-3]$$
(4.51)

Os termos u_{dq} são referentes à saída do controlador digital, enquanto o os termos e_{dq} correspondem erro (entrada). Para esse controlador, é necessário empregar seis variáveis de memória: três para a entrada ($e_{dq}[k-1]$, $e_{dq}[k-2]$ e $e_{dq}[k-3]$); e três para a saída ($u_{dq}[k-1]$, $u_{dq}[k-2]$ e $u_{dq}[k-3]$).

4.5.2.2 Malha de tensão do primário (Digital)

O ganho do transdutor de tensão (LP-20) é dado por (4.52). Multiplicando-se esse valor pelo ganho do conversor A/D, chega-se ao ganho total de realimentação da tensão no barramento primário em (4.53).

$$G_{\rm vLEM_PRI} = 3,47 \cdot 10^{-3} \tag{4.52}$$

$$H_{v_PRI(\text{digital})} = G_{vLEM_PRI} \cdot G_{AD12bits} \Longrightarrow 4,4318$$
(4.53)

A função de transferência da planta descrita em (4.54) multiplicada pelo ganho de realimentação e pelo inverso da função de transferência da corrente resulta na função de transferência de laço aberto sem compensador, isto é:

$$FTLAv _ sc_{(digital)}(s) = G_{v_PRI}(s) \cdot H_{v_PRI(digital)}(s) \cdot \frac{1}{G_{i_dq(digital)}(s)}$$
(4.54)

Para o projeto do controlador, assumem-se os seguintes parâmetros:

$$fc_{v_PRI(digital)} = \frac{3}{5} \cdot f_r \Longrightarrow 36 \text{Hz}$$
 (4.55)

$$MF_{\rm v_PRI} = 60^{\circ} \tag{4.56}$$

Como o avanço de fase calculado pelo método do fator k é menor que 90°, nesse caso pode-se empregar um compensador PI com filtro (tipo 2). Para garantir os parâmetros de projeto, o compensador possui um ganho de 25,8 dB, com um polo alocado em 134 Hz e um zero alocado em 9,6 Hz. O projeto completo dos compensadores digitais pode ser verificado no Apêndice C. Na Figura 4.14, mostram-se o diagrama de Bode da função de transferência de laço aberto sem compensador da malha de tensão (A) e o diagrama de Bode da função de transferência com o compensador (B).



Figura 4.14 – Diagramas de Bode da malha de tensão do barramento primário (digital).

A função de transferência do controlador analógico da tensão no barramento primário dada em (4.57) é discretizada utilizando o método Tustin, com uma frequência de amostragem igual a $f_s/8$, resultando na equação (4.58).

$$C_{v_{PRI(digital)}}(s) = \frac{0,0165 \cdot s + 1}{0,0003829 \cdot s^2 + 0,3233 \cdot s}$$
(4.57)

$$C_{v_{\rm PRI(digital)}}(z) = \frac{0,003244 \cdot z^2 + 31 \times 10^{-6} \cdot z - 0,003213}{z^2 - 1,873 \cdot z + 0,8735}$$
(4.58)

Para encontrar a equação a diferenças, deve-se inicialmente dividir todos os termos por z^{-2} . Isso é necessário para garantir que o sistema seja do tipo causal e, portanto, realizável. Logo, chega a:

$$C_{v_{PRI(digital)}}(z) = \frac{U_{v_{PRI}}(z)}{E_{v_{PRI}}(z)} = \frac{0,003244 + 31 \times 10^{-6} \cdot z^{-1} - 0,003213 \cdot z^{-2}}{1 - 1,873 \cdot z^{-1} + 0,8735 \cdot z^{-2}}$$
(4.59)

Reorganizando a equação, tem-se:

$$U_{v_{PRI}}(z) \Big[1 - 1,873 \cdot z^{-1} + 0,8735 \cdot z^{-2} \Big] = E_{v_{PRI}}(z) \Big[0,003244 + 31 \times 10^{-6} \cdot z^{-1} - 0,003213 \cdot z^{-2} \Big]$$
(4.60)

Aplicando a transformada inversa e isolando o termo $u_{PRI}[k]$, obtém-se a equação a diferenças em (4.61), a qual é implementada no microcontrolador.

$$u_{PRI}[k] = +0,003244 \cdot e_{PRI}[k] - 0,000031 \cdot e_{PRI}[k-1] - 0,003213 \cdot e_{PRI}[k-2] +1,873477 \cdot u_{PRI}[k-1] - 0,873477 \cdot u_{PRI}[k-2]$$
(4.61)

Os termos u_{PRI} são referentes à saída do controlador digital de tensão do barramento primário. Por outro lado, os termos e_{PRI} referem-se ao erro (entrada). Para este controlador, é necessário empregar quatro variáveis de memória: duas para a entrada ($e_{PRI}[k-1]$ e $e_{PRI}[k-2]$); e duas para a saída ($u_{PRI}[k-1]$ e $u_{PRI}[k-2]$).

4.5.2.3 Malha de Tensão do Barramento Secundário (Digital)

O ganho do transdutor de tensão (LP-20) é dado por (4.62). Multiplicando-se esse valor pelo ganho do conversor A/D, obtém-se o ganho total de realimentação da tensão no barramento secundário como sendo (4.63).

$$G_{\text{vLEM}_\text{SEC}} = 6,25 \cdot 10^{-3} \tag{4.62}$$

$$H_{vSEC(\text{digital})} = G_{vLEM_SEC} \cdot G_{AD12bits} \Longrightarrow 7,7557$$
(4.63)

A função de transferência da planta descrita em (4.64) é então multiplicada pelo ganho de realimentação, resultado na função de transferência de laço aberto sem compensador.

$$FTLAv2_sc_{(digital)}(s) = G_{v_SEC}(s) \cdot H_{v_SEC(digital)}(s)$$
(4.64)

Inicialmente, adotou-se uma frequência de cruzamento de 36 Hz. Porém, experimentalmente verificou-se que a resposta dinâmica do sistema de controle seria lenta nesse caso. Consequentemente, a frequência de cruzamento foi aumentada, de modo que os parâmetros finais adotados no projeto são:

$$f_{\text{cv_SEC(digital)}} = 4 \cdot f_r \Longrightarrow 240 \,\text{Hz}$$
 (4.65)

$$MF_{\rm v_PRI} = 60^{\circ} \tag{4.66}$$

O compensador projetado possui um ganho de 36,9 dB, sendo que um polo é alocado em 856 Hz e um zero é alocado em 67 Hz. No Apêndice C, tem-se o detalhamento do projeto em questão. Na Figura 4.15, apresentam-se o diagrama de Bode da função de transferência de laço aberto sem compensador da malha de tensão (A) e o diagrama de Bode da função de transferência com o compensador (B).





A função de transferência do controlador analógico de tensão no barramento primário representada em (4.67) é discretizada utilizando o método Tustin, com uma frequência de amostragem $f_{s}/8$, obtendo-se finalmente a equação (4.68).

$$C_{v_SEC(digital)}(s) = \frac{0,002366 \cdot s + 1}{30,6 \times 10^{-6} \cdot s^2 + 0,1649 \cdot s}$$
(4.67)

$$C_{v_{s}SEC(digital)}(z) = \frac{0,004465 \cdot z^2 + 0,000292 \cdot z - 0,004173}{z^2 - 1,398 \cdot z + 0,3982}$$
(4.68)

Para encontrar a equação a diferenças, primeiramente deve-se dividir todos os termos por z^{-2} . Isso garante que o sistema seja do tipo causal e consequentemente realizável. Logo, tem-se:

$$C_{v_SEC(digital)}(z) = \frac{U_{v_SEC}(z)}{E_{v_SEC}(z)} = \frac{0,004465 + 0,000292 \cdot z^{-1} - 0,004173 \cdot z^{-2}}{1 - 1,398 \cdot z^{-1} + 0,3982 \cdot z^{-2}}$$
(4.69)

Reorganizando a equação, obtém-se:

$$U_{v_SEC}(z) \Big[1 - 1,398 \cdot z^{-1} + 0,3982 \cdot z^{-2} \Big] = E_{v_SEC}(z) \Big[0,004465 + 0,000292 \cdot z^{-1} - 0,004173 \cdot z^{-2} \Big]$$
(4.70)

Aplicando a transformada inversa e isolando o termo $u_{PRI}[k]$, chega-se à equação a diferenças dada por (4.71), a qual é implementada no microcontrolador.

$$u_{SEC}[k] = +0,004465 \cdot e_{SEC}[k] - 0,000292 \cdot e_{SEC}[k-1] - 0,004173 \cdot e_{SEC}[k-2] +1,398162 \cdot u_{SEC}[k-1] - 0,398162 \cdot u_{SEC}[k-2]$$
(4.71)

Os termos u_{SEC} referem-se à saída do controlador digital de tensão do barramento primário, ao passo que os termos e_{SEC} são associados ao erro (entrada). Para este controlador, é necessário empregar quatro variáveis de memória: duas para entrada ($e_{SEC}[k-1]$ e $e_{SEC}[k-2]$); e duas para a saída ($u_{SEC}[k-1]$ e $u_{SEC}[k-2]$).

4.5.2.4 Malha de Controle da Corrente Magnetizante (Digital)

Primeiramente, é necessário descrever o ganho do sensor de corrente e o ganho adicionado à leitura pelo filtro utilizado, isto é:

$$G_{iLEM_{8A}} = G2_{iLEM} \Longrightarrow 172, 5 \cdot 10^{-3}$$
 (4.72)

$$G_{\mathrm{iMag}_AMPOP} = \frac{R2_{iMag}}{Rl_{iMag}} \Longrightarrow 12,1429$$
(4.73)

O ganho total da leitura do sinal de corrente é dado pela multiplicação dos ganhos (LEM, AMPOP e A/D), resultando em 1941. Contudo, internamente ao microcontrolador, optou-se por um ganho unitário. Assim, após a leitura A/D, o valor salvo no registrador é multiplicado pelo inverso do ganho dos sensores, de modo que o valor salvo seja igual à corrente no indutor de entrada. O ganho considerado para o projeto da malha de controle da corrente de entrada é dado por:

$$H_{\text{iMag(digital)}}(s) = G_{iLEM_{25A}} \cdot G_{iL_{AMPOP}} \cdot G_{AD12bis} \cdot \frac{1}{1941} \Longrightarrow 1$$
(4.74)

A função de transferência do modulador é calculada de acordo com o valor máximo do modulador PWM.

$$F_{m_{-iMag(\text{digital})}}(s) = \frac{1}{V_{P-\text{Re}gPWM}} \Longrightarrow \frac{1}{1000}$$
(4.75)

A função de transferência da malha da malha de corrente foi anteriormente descrita em (4.76). Contudo, opta-se por considerar um valor ligeiramente maior para a tensão no barramento, ou seja, 850 V nesse caso. Isso se deve a eventuais transitórios na tensão quando se aplicam degraus de carga. Como o indutor possui uma resistência muito baixa que não influencia significantemente a função de transferência, tem-se:

$$G_{\text{iMag(digital)}}(s) = \frac{850}{s \cdot L_{Mag}}$$
(4.76)

No intuito de obter um comportamento do sistema o mais próximo possível do protótipo experimental, considera-se também a atuação do filtro *anti-aliasing* na função de transferência.

$$Filtro_{iMag}(s) = \frac{1}{Cl_{f} \cdot C2_{f} \cdot R2_{f}^{2} \cdot s^{2} + 2 \cdot Cl_{f} \cdot R2_{f} \cdot s + 1} \Longrightarrow \frac{1}{65 \cdot 10^{-12} \cdot s^{2} + 11 \cdot 10^{-6} \cdot s + 1} \quad (4.77)$$

Por fim, também se utiliza a função de amostragem $H_e(s)$ definida em (4.78), a qual modela o efeito da comutação na malha de corrente. Assim, a equação que define a função de transferência de laço aberto da malha de corrente sem compensador é dada por:

$$FTLAi_{2_sc(digital)}(s) = G_{iMag(digital)}(s) \cdot F_{m_iMag(digital)}(s) \cdot Filtro_{iMag(digital)}(s) \cdot H_e(s)$$
(4.78)

Como o filtro *anti-aliasing* está ajustado para uma frequência de 2 kHz, adotamse os seguintes parâmetros para o compensador:

$$fc_{iMag(\text{digital})} \Rightarrow 200\,\text{Hz}$$
 (4.79)

$$MF_{iMag(digital)} = 60^{\circ} \tag{4.80}$$

O controlador projetado possui um ganho de -17 dB, com um polo alocado em 789 Hz e um zero alocado em 50,7 Hz. O projeto completo dos compensadores é detalhado no Apêndice C.

Na Figura 4.13, representam-se o diagrama de Bode da função de transferência de laço aberto sem compensador (A) e o diagrama de Bode da função de transferência com o compensador projetado (A). Como foi visto anteriormente, quando o ângulo ultrapassa -180°, imediatamente passa a assumir o valor de +180°, o que se deve à lógica interna do *software*, a qual não é prontamente acessível ao usuário. Contudo, esse problema não interfere no cálculo dos compensadores e seus respectivos componentes.



Figura 4.16 – Diagrama de Bode da malha de controle da corrente magnetizante (digital).

Uma vez verificado que o compensador cumpre os requisitos de projeto, realiza-se sua discretização. Para essa finalidade e, de forma análoga à descrita anteriormente, novamente emprega-se o comando "c2d" do Matlab®.

A função de transferência do controlador analógico dada por (4.81) é então discretizada, sendo que em (4.82) tem-se o controlador discretizado utilizando o método Tustin com frequência de amostragem de 100 kHz. Novamente, essa abordagem mostrou-se mais adequada se comparada ao método ZOH devido a certa instabilidade verificada na prática.

$$C_{iMag(digital)}(s) = \frac{0,003138 \cdot s + 1}{85,6 \times 10^{-9} \cdot s^2 + 424 \times 10^{-6} \cdot s}$$
(4.81)

$$C_{iMag(digital)}(z) = \frac{0,179 \cdot z^2 - 0,000569 \cdot z + 0,1784}{z^2 + 1,952 \cdot z - 0,9516}$$
(4.82)

Para encontrar a equação a diferenças, primeiramente deve-se dividir todos os termos por z^{-2} , garantindo-se que o sistema seja do tipo causal e consequentemente realizável. Logo, tem-se:

$$C_{iMag(digital)}(z) = \frac{U_{iMag}(z)}{E_{iMag}(z)} = \frac{0,179 - 0,000569 \cdot z^{-1} + 0,1784 \cdot z^{-2}}{1 + 1,952 \cdot z^{-1} - 0,9516 \cdot z^{-2}}$$
(4.83)

Reorganizado a equação, tem-se:

$$U_{i_{-}dq}(z) \Big[1 + 1,952 \cdot z^{-1} - 0,9516 \cdot z^{-2} \Big] = E_{i_{-}dq}(z) \Big[0,179 - 0,000569 \cdot z^{-1} + 0,1784 \cdot z^{-2} \Big]$$
(4.84)

Aplicando a transformada inversa e isolando o termo $u_{dq}[k]$, chega-se à equação a diferenças dada por (4.85), a qual é implementada no microcontrolador.

$$u_{iMAG}[k] = +0,179006 \cdot e_{iMAG}[k] - 0,000570 \cdot e_{iMAG}[k-1] - 0,178436 \cdot e_{iMAG}[k-2] +1,951644 \cdot u_{iMAG}[k-1] - 0,951644 \cdot u_{iMAG}[k-2]$$
(4.85)

Os termos u_{iMAG} são associados à saída do controlador digital de tensão do barramento primário, enquanto os termos e_{iMAG} referem-se os ao erro (entrada). Para esse controlador, deve-se empregar quatro variáveis de memória: duas para a entrada ($e_{iMAG}[k-1]$ e $e_{iMAG}[k-2]$); e duas para a saída ($u_{iMAG}[k-1]$ e $u_{iMAG}[k-2]$).

4.6 Projeto dos Elementos Magnéticos

Neste tópico, são descritos os procedimentos de projeto dos elementos magnéticos (indutores e transformadores) utilizados no protótipo do conversor CA-CC, sendo que maiores detalhes podem ser verificados no Apêndice D.

4.6.1 Indutores de Filtro de Entrada $(L_a, L_b e L_c)$

Para os indutores de entrada, utilizam-se núcleos toroidais de pó de ferro fornecidos pelo fabricante Magmattec. O material escolhido é do tipo 034, cuja aplicação específica é recomendada para indutores existentes em conversores PFC operando em quaisquer valores de frequência, visto que se trata de um material com perdas reduzidas. Na Tabela 4.5, tem-se o resumo do projeto dos indutores filtro de entrada.

Tipo de Núcleo/Modelo	Pó de Ferro / MMT034T7713,	
Parâmetro	Valor	Unidade
Permeabilidade relativa	33	
Densidade de fluxo magnético (B_{max})	1.1	Т
ΔB	0,055	Т
A_L	34,5	nH/esp ²
Massa	207,08	g
Indutância	0,25	mH
Frequência de comutação	100	kHz
Densidade de corrente	250	A/cm ²
Condutor / Número de fios em paralelo	AWG 21 / 9 fios	
Número de espiras	99	

Tabela 4.5 – Resumo do projeto dos indutores de entrada (Magmattec).

FONTE: Próprio autor.

4.6.2 Autotransformador

O núcleo utilizado nos três autotransformadores da entrada é do tipo MMT140T5020, fabricado por Magmattec. Esse núcleo de ferrite é apropriado para aplicações em fontes chaveadas e apresenta baixas perdas no núcleo, ou seja, cerca de 410 kW/m. Na Tabela 4.6, é descrito o resumo do projeto dos autotransformadores.

Tipo de Núcleo/Modelo	Ferrite / MMT140T5020	
Parâmetro	Valor	Unidade
Permeabilidade inicial	2300±25%	
A_L	4700	nH/esp ²
Massa	120	g
Indutância magnetizante	137,34	mH
ΔB	0,21	Т
Densidade de corrente	450	
Condutor / Número de fios em paralelo	AWG 20 / 2 fios	
Relação de número de espiras (N_p/N_s)	86/86	

Tabela 4.6 – Resumo do projeto dos autotransformadores (Magmattec).

FONTE: Próprio autor.

Os autotransformadores apresentaram rompimento de isolação quando a tensão do barramento primário ultrapassou 350 V. Esse problema foi solucionado isolando cada camada do transformador com uma fita adequada para altas tensões, que é do tipo 51578 (branca) fabricada por Intertape Polymer Group. Esse material possui as seguintes características principais: composto de poliéster; espessura de 0,089 mm; e tensão de isolação de 4500 V. Na Figura 4.17, são representados os elementos magnéticos de entrada (indutores e autotransformadores) e a distribuição térmica para o protótipo do conversor operando na potência nominal.



Figura 4.17 – Elementos magnéticos de entrada e distribuição térmica.

FONTE: Próprio autor.

4.6.3 Transformador de Potência

Para os transformadores de potência, também foram utilizados núcleos toroidais de ferrite. O resumo do projeto é apresentado na Tabela 4.7.

Tipo de Núcleo/Modelo	Ferrite / MMT139T6325		
Parâmetro	Valor		Unidade
Permeabilidade inicial	2100±2	25%	
A_L	530	0	nH/esp ²
ΔB	0,145		Т
Densidade de corrente	450		A/cm ²
Condutor	AWG 21 —		
Nº de fier / espires	Primário	5 fios / '	76 espiras
in de nos / espíras	Secundário	9 fios / 4	43 espiras
	Primário	34,77	I I
indutancia magnetizante	Secundário	11,71	IIIH

Tabela 4.7 – Resumo do projeto dos transformadores de potência (Magmattec).

FONTE: Próprio autor.

4.6.4 Indutores Série

Os indutores série são responsáveis pela transferência de potência entre os lados primário e secundário e definem o ângulo φ de operação do conversor. Para esses indutores, adotaram-se núcleos do tipo EE da Magmattec. O resumo do projeto é apresentado na Tabela 4.8.

Tipo de Núcleo/Modelo	Ferrite / MMT140T5020	
Parâmetro	Valor	Unidade
Permeabilidade Inicial	2300±25%	
AL	6350	nH/esp ²
Massa	54	g
Indutância	40	μΗ
Numero de Espiras	20	
ΔB	0,12	Т
Densidade de corrente	570	A/cm ²
Condutor / Número de fios em paralelo	AWG 25 / 17 fios	

Tabela 4.8 – Resumo do projeto dos indutores série (Magmattec).

Devido ao uso de uma alta densidade de corrente e à existência do efeito proximidade no entreferro, houve o aquecimento considerável dos indutores, sendo necessário utilizar ventilação externa para refrigerá-los, permitindo que a temperatura de operação seja inferior a 100 °C. Na Figura 4.18, podem ser vistos os indutores série e os transformadores de potência, bem como uma imagem termográfica representativa dos elementos.

Figura 4.18 – Transformador de potência, indutores série e imagem termográfica.



FONTE: Próprio autor.

4.6.5 Indutores das Malhas de Controle das Correntes Magnetizantes

Esses indutores são dispostos entre os braços de cada ponte do conversor. Para o projeto, foram utilizados núcleos do tipo EE do fabricante Thornton, sendo o resumo do projeto descrito na Tabela 4.9.

Tipo de Núcleo/Modelo	Ferrite / MMT140T5020	
Parâmetro	Valor	Unidade
Permeabilidade Inicial	2300±25%	
A_L	62	nH/esp ²
Massa	21	g
Indutância	5	mH
Numero de Espiras	191	
B _{max}	0,15	Т
Densidade de corrente	500	A/cm ²
Condutor / Número de fios em paralelo	AWG 24 / 1 fio	

Tabela 4.9 – Resumo do projeto dos indutores das malhas de controle das correntes magnetizantes (Thornton).

5 RESULTADOS DE SIMULAÇÃO

Nesse capítulo, são apresentados os resultados de simulação do conversor CA-CC proposto. Todas as simulações do sistema em estudo foram realizadas utilizando a ferramenta computacional PSIM[®]. Inicialmente, descrevem-se os circuitos implementados no simulador e, em seguida, são apresentadas e comentadas as principais formas de onda de tensão e corrente em regime permanente. Por fim, são realizados degraus de carga a fim de verificar o comportamento dinâmico das malhas de corrente e tensão, validando assim o projeto dos controladores utilizados.

5.1 Detalhes do Circuito Simulado

O circuito com os interruptores dos lados primário (PRI) e secundário (SEC) são arranjados de acordo com a Figura 5.1, em que foram utilizados dois blocos fornecidos pelo simulador do tipo "*Wattmeter/kWh Meter*" para calcular as potências em cada um dos barramentos. Em ambos os barramentos, adota-se uma capacitância total de 940 µF.



Figura 5.1 – Circuito de potência (lados primário e secundário).

FONTE: Próprio autor.

Na Figura 5.2, apresenta-se a conexão da fonte de entrada CA e todos os elementos magnéticos, sendo discriminados os valores de todos os componentes utilizados. O transformador utilizado na simulação é do tipo "*1-ph 3-w Transformer*", o qual considera uma indutância magnetizante de 100 mH.


Figura 5.2 – Representação das fontes de alimentação de entrada e elementos magnéticos.

Utilizando o controle por eixos síncronos para o lado primário e o controle *phase-shift* no lado secundário, a Figura 5.3 mostra o diagrama esquemático dos controladores. Os blocos da transformada direta e inversa de Park são representados no PSIM® por "*abc-dqo Transformation*" e "*dqo-abc Transformation*", respectivamente.



Figura 5.3 – Diagrama esquemático dos controladores.

Para obter o sincronismo dos sinais, foi utilizado o circuito q-PLL, como mostra a Figura 5.4. O bloco utilizado para a transformada de Clark é encontrado na biblioteca do software como "abc-alpha/beta Transformation".

Figura 5.4 – PSIM: Circuito q-PLL.



FONTE: Próprio autor.

As saídas dos controladores são aplicadas aos blocos de modulação, que são apresentados na Figura 5.5. Cada fase possui um respectivo bloco de modulação, o qual recebe o sinal de controle (V_{cA} , V_{cB} e V_{cC}), a tensão de controle do barramento secundário (V_{phase}) e as correntes que circulam pelo transformador, por sua vez utilizadas no controle da corrente magnetizante.

Vc S1a VcB VcC Vc S1p S1b S1c VcA Vc Vphase Vohase Vohase Vshif S2a S2b Vshift \$2n S2c Vshift \$2pr iT 1 iT 1 ILa1 S3n S3a ILb1 iT_1 S3b II c1 S3n S3c S3pri iT_2 iT 2 S4a S4b II c2 ILa2 ILb2 iT 2 S4c iT 3 S1d S1e iT 3 S1s ILb sec ILc sec S1f iT 3 S19 S25 S2d S2e S2f S3d) S3e Vc_pri S3f Vc_pri **S**39 Vc p Vtri 1 S4d S4e Vtri 1 S4se S4f S49 Vtri_1 Vtri 2 Vtri 2 Vtri 2 Imag Imag

Figura 5.5 – Blocos de modulação (fases A, $B \in C$).

FONTE: Próprio autor.

O circuito interno do bloco de modulação é mostrado na Figura 5.6. A modulação ocorre por meio de sinais portadores defasados de 180°, sendo que a onda triangular do lado secundário é calculada a partir do circuito que recebe o valor do ângulo φ e gera a respectiva defasagem. Esse circuito requer um sinal (V_{phase}) que define a largura de um pulso, o qual é aplicado a um *flip-flop*. A saída desse *flip-flop* é aplicada a um integrador, que gera uma rampa. Assim, o início dessa rampa dependerá da largura do pulso existente no circuito.

As correntes nos enrolamentos do transformador são somadas, obtendo-se o valor da corrente magnetizante. Esse parâmetro e o valor do deslocamento de fase são utilizados para ordenar os pulsos de modo a controlar a corrente magnetizante, como foi visto no Capítulo 2. O código em linguagem de programação C utilizado para o controle da corrente magnetizante encontra-se no Apêndice E.





5.2 Análise dos Resultados

Uma vez descrito todo o circuito utilizando na simulação, neste tópico são apresentados e discutidos os principais resultados obtidos. No intuito de validar o funcionamento da malha de corrente, na Figura 5.7 têm-se as correntes nos indutores de entrada e a tensão v_{an} . Estas correntes apresentam DHT=4,5% e FP=0,997.



Figura 5.7 – Correntes nos indutores de entrada (i_{La} , i_{Lb} e i_{Lc}) e tensão v_{an} .

FONTE: Próprio autor.

Na Figura 5.8, tem-se a representação da ondulação da corrente no indutor de entrada (i_{La}), que se encontra em conformidade com os requisitos de projeto sendo, portanto, aproximadamente igual a 20% da corrente nominal de entrada.





FONTE: Próprio autor.

Operando no modo retificador, o ângulo φ deve ser positivo, de modo que o fluxo de potência ocorre do lado primário para o secundário. Na Figura 5.9, apresentam-se as tensões nas pontes dos lados primário e secundário, bem como a corrente no respectivo indutor série. Nota-se que durante alguns intervalos a corrente no indutor série assume um valor CC indevido. Isso ocorre em virtude de as razões cíclicas efetivas nos interruptores do lado primário (D_{PRI_EF}) não serem iguais àquelas nos interruptores do lado secundário (D_{SEC_EF}). Assim, os tempos de crescimento e decrescimento da corrente são diferentes. Essa diferença justifica-se devido ao tempo morto e à condução dos diodos em paralelo com os interruptores, o que depende do fluxo da corrente.



Figura 5.9 – Tensões nas pontes dos lados primário e secundário e corrente no indutor série (modo retificador).

Na Figura 5.10, têm-se as mesmas formas de onda da supracitadas, embora o conversor opere no modo inversor. Pode-se notar que o problema do valor CC existente na corrente se agrava se comparado ao caso da operação em modo retificador, visto que isso ocorre em dois intervalos. Aplicando-se o controle digital conforme foi anteriormente descrito ao protótipo experimental, propõe-se ainda a utilização de uma malha de compensação para as razões cíclicas efetivas em ambos os modos retificador e inversor, buscando assim minimizar os valores CC existentes nas correntes dos indutores série.





FONTE: Próprio autor.

Na sequência, são descritos os resultados pertinentes à operação da malha de controle da corrente de magnetização utilizando a primeira técnica apresentada no Capítulo 3, que consiste na escolha adequada da sequência dos pulsos de comando para cada ponte do

conversor. Na Figura 5.11, é mostrada a logica de funcionamento dessa malha, sendo que em determinado instante os pulsos que existiam de forma alternada passam a se repetir, provocando a alteração do sinal da corrente de um valor positivo para outro negativo. Assim, tem-se consequentemente um valor médio aproximadamente nulo.

Para validar o método de controle em questão, é apresentada na Figura 5.12 a corrente de magnetização em uma das fases, inicialmente com o controle ativo e, em seguida, desativando-o. Quando o controle não atua, é evidente que a corrente pode assumir valores da ordem de unidade de ampères, os quais na prática levariam elementos magnéticos à saturação. Com a presença do controle ativo, essa corrente torna-se controlada e assume valores médios aproximadamente nulos, isto é, da ordem de miliampères, comprovando assim o funcionamento adequado da estratégia de controle proposta.



Figura 5.11 – Controle ativo da corrente de magnetização.

FONTE: Próprio autor.



Figura 5.12 – Validação do controle ativo da corrente de magnetização.

FONTE: Próprio autor.

Por fim, verifica-se a resposta dinâmica das malhas de controle da tensão dos barramentos primário (V_{o_PRI}) e secundário (V_{o_SEC}), bem como das malhas de corrente. Na Figura 5.13, tem-se a inversão do fluxo de potência, passando do modo retificador (em que se extraem 5 kW da rede elétrica) para o modo inversor (injetando-se 5 kW na rede elétrica) no instante t_0 =0,3s. A malha de corrente atua rapidamente, invertendo o fluxo em um intervalo de tempo inferior a meio ciclo da rede. Os controladores das tensões dos barramentos apresentam tempos de resposta de aproximadamente 400 ms com sobressinais menores que 20%, sendo que tais resultados são bastante satisfatórios considerando a magnitude do degrau imposto.



Figura 5.13 – Inversão do fluxo de potência.

Evidenciando o comportamento do controle do ângulo φ , a Figura 5.14 apresenta a variação desse parâmetro durante a alteração do sentido do fluxo de potência. Nota-se que em aproximadamente 100 ms o ângulo parte de 25,6° (em que o conversor opera em modo retificador) a -25,6° (de forma que o conversor assume o modo inversor).



Figura 5.14 – Comportamento do ângulo φ para a alteração do sentido do fluxo de potência.

Em ambos os modos de operação, o ângulo φ assume um valor em módulo de 25,6° para a potência nominal de 5 kW, o qual é muito próximo ao valor obtido teoricamente, correspondente a 26°. Na Figura 5.15, apresenta-se a curva de variação da potência em função do ângulo φ utilizando o modelo matemático baseado na modulação AM-DSB, bem como os respectivos pontos obtidos por simulação. Nota-se que os pontos são aproximadamente idênticos para valores em módulo de até 45°.



Figura 5.15 – Comportamento da potência em função do ângulo φ .

5.3 Considerações Finais

Os principais resultados de simulação são apresentados neste capítulo visando validar o funcionamento correto do conversor proposto e das malhas de controle projetadas. Em regime permanente, é possível verificar a operação correta da estrutura em termos das principais formas de onda analisadas. O circuito de sincronismo opera satisfatoriamente no intuito de gerar o ângulo de referência, sendo que as malhas de controle das corrente i_d e i_q apresentam bom desempenho, de modo que a corrente de entrada senoidal é praticamente senoidal, isto é, DHT<5% e FP=0,997.

Quando se testa a característica bidirecional do conversor, alternando-se entre os modos retificador e inversor na condição de carga de 5 kW, verificam-se que as malhas de controle da tensão dos lados primário e secundário são capazes de atuar rapidamente e de forma estável, sendo que o tempo de resposta é de aproximadamente 400 ms, com sobressinal próximo a 20%. Pode-se afirmar que estes resultados são bastante satisfatórios diante do degrau de carga imposto, cujo valor em módulo é de 200%.

6 PROTÓTIPO EXPERIMENTAL

O protótipo experimental proposto e desenvolvido em laboratório é descrito neste capítulo. As especificações do protótipo foram anteriormente estabelecidas no Capítulo 4, sendo que este tópico dedica-se à apresentação dos componentes utilizados e os procedimentos adotados para a realização dos ensaios experimentais.

Primeiramente, descrevem-se em detalhes a estrutura de *hardware* e o projeto dos seus componentes, como sensores de tensão e corrente, filtros e circuitos *buffer*. Em seguida, são apresentados os resultados obtidos em regime permanente para o conversor operando nos modos retificador (fluxo de potência positivo) e inversor (fluxo de potência negativo). Por fim, realiza-se a análise do comportamento dinâmico do conversor, em que são aplicados degraus de carga tanto unidirecionais quanto bidirecionais.

6.1 Descrição do Protótipo Experimental

Para o desenvolvimento do protótipo, optou-se por confeccionar o autotransformador e o transformador de potência (que interliga os lados primário e secundário) empregando núcleos separados. Na Tabela 6.1, são apresentados os principais componentes utilizados no conversor CA-CC trifásico proposto. Na Figura 6.1 e na Figura 6.2, têm-se as fotos do protótipo experimental em termos das vistas superior e frontal, respectivamente.

Componente	Modelo	Qtd.	Especificação
Módulos trifásicos SiC (Cree)	CCS020M12CM2	4 un.	1,2 kV/20 A
Driver trifásico (Cree)	CGD15FB45P	4 un.	
Capacitores do	B43503-S5477-M91	8 un.	470 µF/450 V
barramento primário (<i>C_{PRI}</i> =940 μF/900 V)	R75-MKP	4 un.	0.22 µF/1 kV
Capacitores do	B43503-S5477-M91	2 un.	470 µF/450 V
barramento secundário (<i>C_{sec}</i> =940 μF/450 V)	R75-MKP	2 un.	0,22 µF/1 kV
Sensor de corrente	HO 25-NP/SP33	4 un.	25 A
(LEM)	HO 8-NP/SP33	6 un.	8 A
Sensor de tensão	LV 20-P	4 un.	10-500 V
(LEM)	LV 25-P sp5	1 un.	10-1500 V
Núcleos toroidais de	MMT140T5020	4 un.	
ferrite (Magmattec)	MMT139T6325	4 un.	_
Núcleo toroidal de pó de ferro (Magmattec)	MMT034T7713	3 und.	
Núcleo EE (Thornton)	EE30/15/14	6 und.	
Núcleo EE (Magmattec)	MMT140EE4220	3 und.	

Tabela 6.1 – Componentes utilizados no protóripo experimental.

Figura 6.1 – Vista superior do protótipo experimental de 5 kW do conversor proposto.



FONTE: Próprio autor.



Figura 6.2 - Visão superior do protótipo experimental de 5 kW do conversor proposto.

FONTE: Próprio autor.

6.1.1 Microcontrolador Delfino TMS320F28377D

O controle do conversor é realizado por meio de um microcontrolador *dual-core* modelo TMS320F28377D fabricado por Texas Instruments. Na Figura 6.3, apresenta-se a placa de circuito impresso do microcontrolador "Delfino F28377 180 pinos", onde se encontram os circuitos de gravação (*boot loader*) e *debug* (JTAG). Ao lado, tem-se a *dock-station* utilizada para acesso aos pinos de entrada e saída. O código em linguagem C implementado no microcontrolador é mostrado na íntegra no Apêndice F.

Figura 6.3 – Microcontrolador Delfino F28377 (com MCU TMS320F28377D) e dock-station.



FONTE: Próprio autor.

Como principais características deste microcontrolador, destacam-se:

- arquitetura *dual-core* com processadores de 32 bits/200 MHz;
- Operação com ponto flutuante (IEEE 754);
- Unidade trigonométrica matemática (TMU) e unidade complexa matemática (VCU-II) implementada em *hardware*;
- Memória RAM de 172 kB ou 204 kB ou memória *flash* de 512 kB ou 1 MB;
- Tensão de alimentação de 3,3 V e 169 pinos de entrada/saída (I/O);
- Comunicação: USB 2.0; 2×CAN-Bus; 3×SPI; 2×Serial; 4×SCI; e 2×I²C;
- Três *buffers* digitais-analógicos de 12 bits;
- Seis módulos de captura (eCAP);
- Quatro módulos ADC com *sample-hold* individuais (máximo de 16 leituras A/D, sendo amostradas simultaneamente de quatro em quatro sinais), podendo ser configurado da seguinte forma: 12 canais (16 bits/1,1 MSPS/diferencial); ou 24 canais (12 bits/3,5 MSPS/*Single*);
- 12 módulos PWM individuais de uso geral (ePWM); ou seis módulos PWM de alta resolução (HPWM);

6.2 **Resultados Experimentais**

Neste tópico, são apresentados os resultados experimentais do protótipo de 5 kW desenvolvido em laboratório. Como os três pinos DAC (conversor digital-analógico) são utilizados para outras funções, é necessário emular um conversor DAC utilizando um filtro passa-baixa na saída PWM, como mostra a Figura 6.4. Adotando-se resistores R_{fpwm} =2,7 k Ω e capacitores C_{fpwm} =100 nF, garante-se uma frequência de corte de 590 Hz.



Figura 6.4 – Circuito para emulação de um conversor digital-analógico.

FONTE: Próprio autor.

Inicialmente, é necessário validar o funcionamento do circuito de sincronismo q-PLL implementado no microcontrolador. Na Figura 6.5, têm-se os testes executados: em (A) é aplicado um degrau de frequência, sendo que instantaneamente a frequência da tensão V_{an} varia de 45 Hz para 85 Hz, enquanto o ângulo θ_{pll} , calculado pelo circuito de sincronismo, rapidamente segue essa variação; em (B), simula-se a situação mais crítica, correspondente ao restabelecimento da rede elétrica no pico negativo da tensão, sendo que em menos de meio ciclo da rede o controle é capaz de tornar o erro nulo. Nota-se em ambos os casos há um pequeno atraso entre os sinais lidos, bem como o sinal θ_{pll} não chega a se anular. Isso ocorre devido ao atraso introduzido pelo filtro RC de segunda ordem, sendo que o sinal emulado apresenta um pequeno deslocamento. Além disso, o capacitor do filtro não chega a se descarregar completamente quando o ângulo começa a aumentar novamente e, consequentemente, a forma de onda efetivamente não cruza o eixo horizontal em zero.

Figura 6.5 – Validação do algoritmo de sincronismo *q*-PLL: (A) degrau (B) restabelecimento da rede.



Para comprovar que esse pequeno atraso é efetivamente causado apenas pelo filtro, e não devido ao algoritmo de sincronismo, propõe-se na Figura 6.6 um teste no qual é inserido o sinal v_{an} no pino DAC emulado, medido pelo canal AD (v_{an_pwm}). Além disso, calcula-se o valor de "sen(θ_{pll})". Notam-se que os sinais v_{an_pwm} e "sen(θ_{pll})" estão sobrepostos sem nenhum atraso, mas ambos apresentam um pequeno deslocamento em relação à tensão de entrada v_{an} .



Figura 6.6 – Análise do tempo de atraso causado pelo filtro DAC emulado.

Uma vez validado o algoritmo de sincronismo (*q*-PLL digital), na sequência são apresentados os resultados experimentais. Na Figura 6.7, têm-se as corrente nos indutores de entrada (i_{La} , i_{Lb} e i_{Lc}) para a potência nominal de 5 kHz, comprovando o funcionamento adequado da malha de corrente projeta, obtendo-se DHT<5% em todas as fases.





FONTE: Próprio autor.

As correntes de entrada se dividem igualmente no autotransformador que compõe a célula de comutação de três estados. Na Figura 6.8, apresentam-se as correntes no indutor de entrada (i_{La}) e nos enrolamentos do autotransformador i_{T1a} e i_{T2a} , tanto para valores positivos (A) quanto negativos (B). A sobreposição existente nas correntes comprova que há um bom equilíbrio dessas grandezas entre os enrolamentos do autotransformador.



A Figura 6.9 (A) apresenta uma tensão de três níveis aplicada entre o ponto central do autotransformador e o ponto neutro da fonte de tensão alternada. Já na Figura 6.9 (B) é apresentada a tensão multinível fase, onde observa-se cinco níveis de tensão.



Figura 6.9 – Tensões multinível: (A) Tensões de linha (B) Tensões de fase.

Na Figura 6.10, têm-se as correntes nos indutores série, localizados no lado secundário do transformador, interligando ambos os lados do conversor. Quando se garante que a tensão no enrolamento primário (V_{oPRI}) é igual à tensão no secundário multiplicada pela relação de transformação ($\eta \cdot V_{oSEC}$), o patamar positivo das correntes assume inclinação nula, de modo que o conversor passa a apresentar melhor rendimento. Nota-se que apesar de serem obtidos resultados satisfatórios, as correntes i_{Lsec_a} e i_{Lsec_b} possuem uma pequena inclinação, enquanto a corrente i_{Lsec_c} é mais plana. Esta pequena diferença entre as três correntes supracitadas deve-se ao fato de os transformadores não serem ideais e não possuírem exatamente a mesma relação de transformação, seja devido à implementação física ou pequenas diferenças associadas ao material magnético empregado na confecção dos núcleos.



Figura 6.10 – Correntes nos indutores série: (A) $v_{an}=0$ V; (B) $v_{an}=220$ V.

O controle ativo das correntes magnetizantes é obtido por meio de controladores digitais, evitando assim que os transformadores cheguem à saturação. Para validar essa característica, optou-se por realizar um ensaio utilizando uma fonte CC na entrada, de modo que o protótipo passa a operar como um conversor CC-CC. Na Figura 6.11, ilustra-se o ensaio experimental em questão, no qual se aplica uma pequena diferença nas razões cíclicas de uma das pontes, de modo que o valor médio da corrente no indutor (i_{LmagAI}) seja diferente de zero. No instante t_o , a malha de controle da magnetizante começa a atuar, rapidamente levando o valor médio da corrente i_{LmagAI} a zero validando, portanto, a operação adequada dessa malha.

A frequência de cruzamento adotada para a malha em questão é de 200 Hz, de modo a não influenciar o comportamento malha de corrente principal, cuja frequência de cruzamento é da ordem de 5 kHz. No microcontrolador, são implementadas seis malhas de controle da corrente, isto é, uma malha para cada ponte, controlando assim as correntes magnetizantes dos lados primário e secundário em todos os transformadores utilizados.



Figura 6.11 – Validação do controle ativo da corrente magnetizante.

Na Figura 6.12, têm-se as principais formas de onda para o conversor operando no modo retificador (durante a ausência da rede elétrica CA), a saber: corrente e tensão de entrada em uma das fases e tensões nos barramentos primário e secundário. As formas de onda em (A) e (B) correspondem às condições de 50% e 100% da potência nominal de saída, respectivamente. Nota-se que as tensões nos barramentos V_{oPRI} e V_{oSEC} encontram-se estabilizadas em 670 V e 380 V, respectivamente. A corrente de entrada encontra-se em fase com a tensão, sendo DHT=5,20% e FP=0,997 para 50% da potência nominal; e DHT=3,19% e FP=0,998 para 100% da potência nominal.

Os principais resultados do conversor operando no modo inversor (injetando energia na rede elétrica) são apresentados na Figura 6.13. Nesse modo de operação, as tensões nos barramentos V_{oPRI} e V_{oSEC} também se mantêm estabilizadas em 670 V e 380 V, respectivamente. A corrente de i_{La} , injetada na rede elétrica, apresenta DHT=4,33% e FP=0,997 para 50% da potência nominal; e DHT=2,95% e FP=0,998 para 100% da potência nominal, atendendo as normas que limitam o conteúdo harmônico de correntes injetadas na rede CA.



Figura 6.12 – Principais formas de onda para a operação no modo retificador: (A) $50\% \cdot P_o$; (B) $100\% \cdot P_o$.

Figura 6.13 – Principais formas de onda para a operação no modo inversor: (A) $50\% \cdot P_o$; (B) $100\% \cdot P_o$.



Quando as tensões nos enrolamentos primário e secundário do transformador (V_{PRIa} e V_{SECa} , respectivamente) são medidas por meio da corrente no indutor série, nota-se que, mesmo aplicando um mesmo valor de razão cíclica aos interruptores de ambos os lados, as tensões nesse ponto possuem períodos diferentes. Isso ocorre devido a acomodações e esforços que surgem nos semicondutores, pois dependendo do modo de operação, o diodo ou o interruptor determinará uma menor ou maior queda de tensão, alterando assim os níveis de correntes nos elementos magnéticos. Para solucionar esse problema, foi implementada uma lógica de compensação interna no microcontrolador. Inicialmente, verifica-se em que modo de operação o conversor opera, isto é, retificador ou inversor, bem como o respectivo semiciclo da rede. Assim, o controlador soma ou subtrai um valor da razão cíclica aplicada no

lado secundário do conversor, compensando assim a diferença existente na tensão. Na Figura 6.15 e Figura 6.15, tem-se a validação da operação do controlador para os modos retificador e inversor, respectivamente.



Figura 6.14 – Validação do algoritmo de compensação da razão cíclica efetiva no lado



FONTE: Próprio autor.

Figura 6.15 – Validação do algoritmo de compensação da razão cíclica efetiva no lado secundário (modo inversor): (A) Controle desligado (B) Controle ligado.



Nota-se que o resultado obtido com o algoritmo de compensação é evidentemente satisfatório, principalmente quando o conversor opera no modo inversor.

Na Figura 6.16, são apresentadas as formas de onda das tensões nas pontes dos lados primário (V_{PRIa}) e secundário (V_{SECa}), bem como a corrente no indutor série (i_{Lsec_a}) para diferentes pontos da tensão de entrada V_{an} . Quando se opera no modo retificador, o ângulo φ encontra-se sempre positivo, enquanto no modo inversor o ângulo torna-se negativo e passa permitir a transferência de potência do barramento isolado CC para a entrada CA.





Uma vez validada a operação o protótipo na potência nominal por meio de suas principais formas de onda, tem-se na sequência a análise dinâmica, na qual são aplicados degraus de carga e analisadas as respostas dos controladores de tensão e corrente.

Na Figura 6.17, são apresentados os resultados obtidos para degraus de carga com o conversor operando como retificador. No instante t_0 , dobra-se a potência da carga no barramento secundário, isto é, 1,9 kW para 3,8 kW. Já no instante t_1 , é aplicado um degrau de carga negativo, ou seja, de 3,8 kW para 1,9 kW. Por fim, no instante t_2 aumenta-se a potência da carga novamente, que assume o valor de 3,8 kW. Nota-se que para o controlador é capaz de atuar rapidamente para todos os degraus de carga supracitados, apresentando tempos de respostas menores que 50 ms e sobressinais na tensão do barramento secundário menores que 20%.



Figura 6.17 – Degraus de carga no modo retificador (1,9 kW – 3,8 kW – 1,9 kW).

Operando no modo inversor, também foram aplicados degraus de carga, sendo que na Figura 6.18 são apresentados os resultados obtidos. No instante t_0 , é aplicado um degrau negativo, reduzindo a potência injetada de 2,5 kW para 1,25 kW. Já no instante t_1 , retoma-se a injeção de 2,5 kW. Por fim, no instante t_2 , a potência injetada na rede elétrica é reduzida para 1,25 kW. Assim como no modo retificador, a atuação dos controladores demonstra-se bastante rápida, com tempos de resposta menores que 50 ms e sobressinais menores que 15%.



Figura 6.18 - Degraus de carga no modo inversor (1.25 kW - 2.5 kW - 1.5 kW).

Para validar a característica de bidirecionalidade de fluxo de potência inerente ao conversor, são realizados alguns ensaios em que se inverte o fluxo de potência. Na Figura 6.19, apresentam-se os resultados obtidos nessa condição. O conversor inicia operando no modo inversor, com uma fonte de corrente conectada no barramento secundário, injetando 2 kW. No instante t_0 , são inseridas cargas no barramento secundário, em que parte da potência é suprida pela fonte de corrente externa, enquanto a outra parte é suprida pela entrada CA. Nesse momento, o conversor passa a operar no modo retificador, extraindo 2,5 kW da rede. Por fim, no instante t_1 essa carga é retirada do barramento secundário e o conversor volta a operar no modo inversor, injetando 2 kW na rede elétrica. Nota-se que para ambos os degraus

os controladores de tensão e corrente atuam rapidamente. As tensões nos barramentos apresentam sobressinais menores que 30% e tempos de resposta inferiores a 100 ms. Já as correntes de entrada invertem o sentido em aproximadamente um quarto de ciclo de rede. Pode-se inferir que tais resultados são bastante satisfatórios, principalmente considerando a magnitude considerável dos degraus aplicados.

Figura 6.19 – Degraus de carga demonstrando a bidirecionalidade do fluxo de potência (injeção de 2 kW – extração de 2,5 kW).



Na Figura 6.20 é feito uma análise da comutação em um dos interruptores inferiores do primário. Devido à utilização de módulos trifásicos a medição da corrente no interruptor é feito de forma indireta medindo a da corrente em um dos enrolamentos do autotransformador e somando com a corrente que circula pelo transformador de potência. No semiciclo negativo da tensão a comutação no interruptor é totalmente suave, enquanto no interruptor complementar é totalmente dissipativa. Na transição por zero a comutação começa a deixar de ser suave para se tornar dissipativa. Nota-se que com o aumento da potência ocorre um aumento no ponto próximo de zero que a comutação deixa de ser não dissipativa.



Figura 6.20 – Análise da comoção no interruptor S1a (primário).

Na Figura 6.21 e Figura 6.22, são apresentadas as curvas de rendimento para ambos os modos de operação do conversor, isto é, retificador e inversor, respectivamente. Na potência nominal, o rendimento é de aproximadamente 92,3%, sendo esse um valor próximo àquele calculado teoricamente, que é de 93,7%. Deve-se ressaltar que o rendimento só não é maior devido à subutilização dos módulos trifásicos utilizados, visto que suas respectivas tensões nominais são 1200 V, enquanto no conversor tais elementos semicondutores encontram-se submetidos a 670 V e 380 V nos lados primário e secundário, respectivamente. De forma geral, pode-se afirmar que os valores de rendimento obtidos nessa condição são satisfatórios.



Figura 6.21 – Rendimento do conversor em função da potência de saída (modo retificador).





FONTE: Próprio autor.

Por fim, buscando validar a análise matemática realizada no Capítulo 3, na Figura 6.23 é apresentada a curva de variação da potência em função do ângulo φ . Efetivamente, compara-se a curva teórica com as aquelas obtidas por simulação e experimentalmente. Nota-se uma boa concordância entre as curvas, sobretudo em caráter experimental, validando dessa forma o equacionamento previamente realizado.



Figura 6.23 – Comparação entre as curvas de variação da potência em função do ângulo φ .

6.3 Considerações Finais

Os resultados experimentais obtidos a partir do protótipo de 5 kW desenvolvido em laboratório foram apresentados e discutidos neste capítulo. Nota-se uma concordância adequada entre os resultados teóricos, obtidos por simulação e adquiridos experimentalmente, o que valida o estudo teórico desenvolvido neste trabalho.

Aplicando-se degraus de carga e variando-se o sentido do fluxo de potência, os controladores de corrente e tensão mostraram atuação rápida, mantendo também sobressinal reduzido durante a etapa transitória. Para potências superiores a 50% do valor nominal, constatou-se ainda que o rendimento médio é de aproximadamente 92%, sendo que o valor obtido na condição nominal é próximo àquele estimado teoricamente.

A modelagem matemática desenvolvida com base na modulação AM-DSB foi prontamente validada a partir dos resultados experimentais, visto que o comportamento da potência com a variação do ângulo φ é próximo daquele previsto na análise teórica.

7 CONCLUSÃO

Este trabalho apresentou o estudo de um conversor CA-CC trifásico bidirecional de único estágio com correção de fator de potência e isolado em alta frequência. O controle do lado primário foi projetado utilizando a técnica das correntes dq, regulando a tensão do barramento e controlando as correntes de entrada, obtendo-se dessa forma a redução do conteúdo harmônico das correntes e alto fator de potência. Por sua vez, o lado secundário é controlado utilizando a técnica *phase-shift*, em que se varia o ângulo φ entre as ondas portadoras visando ao controle do fluxo de potência. Deve-se ressaltar que as principais soluções previamente propostas na literatura serviram como base para o desenvolvimento deste trabalho.

O projeto de todos os componentes e controladores utilizados neste trabalho são devidamente descritos ao longo do estudo. Os resultados de simulação e experimental encontram-se em plena concordância com a análise teórica validando, portanto, o princípio de funcionamento do conversor proposto. Por fim, o protótipo experimental de 5 kW apresentou rendimento total de 92,3%, sendo este valor próximo àquele previsto teoricamente. A característica bidirecional da topologia também foi verificada, sendo possível constatar que o conversor pode operar tanto em modo retificador quanto inversor, além de permitir a rápida alteração do sentido do fluxo de potência conforme necessário.

Como principal contribuição deste trabalho, destaca-se o equacionamento baseado no modelo fundamental e, aproximando a análise da tensão aplicada no transformador para a modulação AM-DSB, obtém-se uma abordagem mais simples e direta que permite o projeto adequado do conversor. O modelo em questão foi validado tanto por simulação quanto experimentalmente, sendo que as curvas resultantes da variação da potência de saída em função do ângulo φ são aproximadamente sobrepostas, ratificando o estudo teórico apresentado.

Como trabalhos futuros, propõem-se os seguintes temas: 1) integração do autotransformador e do transformador principal a um mesmo núcleo magnético, sendo que as três fases podem também empregar um mesmo núcleo e, assim, analisar o impacto dessa escolha no que tange ao rendimento, fluxo de potência reativa no transformador conteúdos harmônicos nas correntes; 2) expansão do número de portas do conversor, tendo em vista que o conversor pode operar com até quatro portas. Assim, é possível que um mesmo conversor interligue diversas fontes e/ou cargas operando como uma microrrede; 3) proposta de estratégias que garantam a comutação suave para toda a faixa de carga.

7.1 Publicações Resultantes

★ ALMEIDA, B. R.; OLIVEIRA JR., D. S. "Conversor ca-cc trifásico bidirecional de único estágio com correção de fator de potência e isolado em alta frequência", *Eletrônica de Potência* – SOBRAEP, vol. 21, nº 02, pp. 117-125, Junho 2016.

ALMEIDA, B. R.; OLIVEIRA JR., D. S. "A bidirectional single-stage three-phase ac/dc converter with high-frequency isolation and PFC", International Exhibition and Conference for Power Electronics, Intelligent Motion Renewable Energy and Energy Management (PCIM'15). Nuremberg, Alemanha, 19 – 21 maio 2015.

ALMEIDA, B. R.; OLIVEIRA JR., D. S. "**Modulation technique for a single-stage threephase bidirectional ac/dc converter with pfc and high-frequency isolation**", 1st Southern Power Electronics Conference (SPEC) and 13th Congresso Brasileiro de Eletrônica de Potência (COBEP). Fortaleza, Brasil, 19 novembro – 2 dezembro 2015.

ALMEIDA, B. R.; OLIVEIRA JR., D. S. "A bidirectional single-stage three-phase rectifier with high-frequency isolation and power factor correction", IEEE Applied Power Electronics Conference and Exposition (APEC'2016). Long Beach, EUA, 20 – 24 março 2016.

REFERÊNCIAS

ALMEIDA, B. R. D.; BATISTA, F. A. B.; PETRY, C. A. Medição Digital Aplicada a Estabilizadores e Condicionadores CA. In: Industry Applications (INDUSCON), 2010 9th IEEE/IAS International Conference on, 2010. **Conference Publications...** 8-10 Nov. 2010. p.1-6.

AREDES, M. et al. Comparisons Between the p--q and p--q--r Theories in Three-Phase Four-Wire Systems. **IEEE Transactions on Power Electronics,** v. 24, n. 4, p. 924-933, 2009. ISSN 0885-8993.

BAOCHAO, W.; SECHILARIU, M.; LOCMENT, F. Intelligent DC microgrid with smart grid communications: Control strategy consideration and design. Power and Energy Society General Meeting (PES), 2013. **Conference Publications...** 21-25 July 2013. p.1-1.

BARAZARTE, R. Y.; GONZALEZ, G. G.; EHSANI, M. Generalized Gyrator Theory. **IEEE Transactions on Power Electronics**, v. 25, n. 7, p. 1832-1837, 2010. ISSN 0885-8993.

BASCOPÉ, G. V. T. Nova família de conversores cc-cc pwm não isolados utilizando células de comutação de três estados. 2001. 305 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal de Santa Catarina, Florianópolis, 2001.

BASCOPE, G. V. T.; BARBI, I. Generation of a family of non-isolated DC-DC PWM converters using new three-state switching cells. Power Electronics Specialists Conference, 2000. PESC 00. Conference **Publications...** p.858-863 vol.2.

BATISTA, F. A. B. **Modulação vetorial aplicada a retificadores trifásicos PWM**. 2006. 297 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal de Santa Catarina, Florianópolis, 2006.

BATSCHAUER, A. L. **Inversores multiníveis híbrido trifásico baseado em módulos meia-ponte**. 2011. 330 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal de Santa Catarina, Florianópolis, 2011.

BIELA, J. et al. SiC versus Si - Evaluation of Potentials for Performance Improvement of Inverter and DC-DC Converter Systems by SiC Power Semiconductors. **IEEE Transactions on Industrial Electronics**, v. 58, n. 7, p. 2872-2882, 2011. ISSN 0278-0046.

BURKE, D. E. **Reflections on INTELEC 2014**. Electronics in Motion and Conversion (Bodo's Power Systems): 22 p. 2014.

CASTELINO, G. et al. A bi-directional, isolated, single-stage, DAB-based AC-DC converter with openloop power factor correction and other advanced features. Industrial Technology (ICIT), 2012 IEEE International Conference on, 2012. **Conference Publications...** 19-21 March 2012. p.938-943.

CHAN, H. L.; CHENG, K. W. E.; SUTANTO, D. Bidirectional phase-shifted DC-DC converter. **Electronics** Letters, v. 35, n. 7, p. 523-524, 1999. ISSN 0013-5194.

CHIEN-MING, W. et al. High performance single-stage transformer-isolated AC/DC converter. Power Electronics Conference (IPEC), 2010 International, 2010. **Conference Publications...** 21-24 June 2010. p.131-136.

DE DONCKER, R. W. A. A.; DIVAN, D. M.; KHERALUWALA, M. H. A three-phase soft-switched high-power-density DC/DC converter for high-power applications. **IEEE Transactions on Industry Applications**, v. 27, n. 1, p. 63-73, 1991. ISSN 0093-9994.

DE OLIVEIRA FILHO, H. M. et al. ZVS bidirectional isolated three-phase DC-DC converter with dual phase-shift and variable duty cycle. Industry Applications (INDUSCON), 10th IEEE/IAS International Conference on, 2012. **Conference Publications...** 5-7 Nov. 2012. p.1-8.

DOS SANTOS, W. M.; MARTINS, D. C. Introdução ao Conversor DAB Monofásico. **Eletrônica de Potência/Associação Brasileira de Eletrônica de Potência,** v. 01, n. 01, p. 36-46, 2014. ISSN 1414-8862.

DROFENIK, U.; KOLAR, J. W. A general scheme for calculating switching and conduction-losses of power semiconductors in numerical circuit simulations of power electronic system. International Power Eletronics Conference (IPEC), 2005. **Conference Publications...** Niigata, Japan.

EBRAHIMI, S. et al. Integrated bidirectional isolated soft-switched battery charger for vehicle-to-grid technology using 4-Switch 3Φ-rectifier. Industrial Electronics Society, IECON 2013 - 39th Annual Conference of the IEEE, 2013. **Conference Publications...** 10-13 Nov. 2013. p.906-911.

EVERTS, J. et al. Optimal ZVS Modulation of Single-Phase Single-Stage Bidirectional DAB AC–DC Converters. **IEEE Transactions on Power Electronics**, v. 29, n. 8, p. 3954-3970, 2014. ISSN 0885-8993.

FILHO, H. M. D. O.; OLIVEIRA, D. D. S. Dynamic analysis of a ZVS bidirectional isolated three-phase dcdc converter using phase-shift control. IEEE 13th Brazilian Power Electronics Conference and 1st Southern Power Electronics Conference (COBEP/SPEC), 2015. **Conference Publications...** Nov. 29 2015-Dec. 2 2015. p.1-6.

FRIEDLI, T.; KOLAR, J. W. A Semiconductor Area Based Assessment of AC Motor Drive Converter Topologies. Applied Power Electronics Conference and Exposition. APEC 2009. Twenty-Fourth Annual IEEE, 2009. Conference Publications... 15-19 Feb. 2009. p.336-342.

GARCIA-GIL, R. et al. A bidirectional and isolated three-phase rectifier with soft-switching operation. **IEEE Transactions on Industrial Electronics,** v. 52, n. 3, p. 765-773, 2005. ISSN 0278-0046.

GU, L.; JIN, K. A Three-phase Isolated Bidirectional AC/DC Converter and its Modified SVPWM Algorithm. **IEEE Transactions on Power Electronics**, v. PP, n. 99, p. 1-1, 2015. ISSN 0885-8993.

GUIMARÃES, J. S. **Sistema de conversão de energia eólica interligado à rede**. 2016. 168 f. Dissertação (Mestrado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal do Ceara, Fortaleza, 2016.

HAHASHI, Y.; MINO, M. High-density bidirectional rectifier for next generation 380-V DC distribution system. Applied Power Electronics Conference and Exposition (APEC), Twenty-Seventh Annual IEEE, 2012. **Conference Publications...** 5-9 Feb. 2012. p.2455-2460.

IEC. IEC 61000-3-2: Electromagnetic Compatibility (EMC) – Part 3: Limits – Section 2: Limits for Harmonic Current Emissions (Equipment input current < 16 A per phase). INTERNATIONAL ELECTROTECHNICAL COMMISSION. Emenda A14 2001.

JAUCH, F.; BIELA, J. An innovative bidirectional isolated multi-port converter with multi-phase AC ports and DC ports. Power Electronics and Applications (EPE), 15th European Conference on, 2013a. **Conference Publications...** 2-6 Sept. 2013. p.1-7.

_____. Modelling and ZVS control of an isolated three-phase bidirectional AC-DC converter. Power Electronics and Applications (EPE), 2013 15th European Conference on, 2013b. **Conference Publications...** 2-6 Sept. 2013. p.1-11.

KIRSTEN, A. L. et al. Metodologia de Projeto do Ângulo de Defasagem Nominal para o Conversor DAB. Eletrônica de Potência – SOBRAEP, v. 19, n. 3, p. 231-240, 2014.

KNAUP, P. International Patent Application WO 2007/048420 2007.

KOLAR, J. W.; FRIEDLI, T. The Essence of Three-Phase PFC Rectifier Systems—Part I. IEEE Transactions on Power Electronics, v. 28, n. 1, p. 176-198, 2013. ISSN 0885-8993.

LIANG, J.; MAZUMDER, S. K. A compact bi-directional power-conversion system scheme with extended soft-switching range. Electric Ship Technologies Symposium, 2009. ESTS 2009. IEEE, 2009. **Conference Publications...** 20-22 April 2009. p.302-309.

LIN, M.; KAI, S.; XINMIN, J. A transformation method from conventional three phases full-bridge topology to conergy NPC topology. Electrical Machines and Systems (ICEMS), 2011 International Conference on, 2011. **Conference Publications...** 20-23 Aug. 2011. p.1-5.

MAZZA, L. C. S. **Conversor CC-CC bidirecional DAB monofásico baseado na célula de comutção de três estados**. 2015. 236 f. Dissertação (Mestrad em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal do Ceara, Fortaleza, 2015.

MAZZA, L. C. S. et al. A Soft Switching Bidirectional DC-DC Converter with High Frequency Isolation Feasible to Photovoltaic System Applications. PCIM Europe 2015; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management; Proceedings of, 2015. **Conference Publications...** 19-20 May 2015. p.1-8.

MEIER, S.; KUSCHKE, M.; NORRGA, S. Space vector modulation for mutually commutated isolated three-phase converter systems. Power Electronics Specialists Conference, 2008. PESC 2008. IEEE, 2008. **Conference Publications...** 15-19 June 2008. p.4465-4471.

OGATA, K. Discrete time control systems. 2 nd. Ed. New Jersy: Prentice-Hall, 1995.

OLIVEIRA, D. S. et al. A bidirectional single stage AC-DC converter with high frequency isolation feasible to DC distributed power systems. Industry Applications (INDUSCON), 10th IEEE/IAS International Conference on, 2012. **Conference Publications...** 5-7 Nov. 2012. p.1-7.

OLIVEIRA, D. S. et al. A two-stage AC/DC SST based on modular multilevel converterfeasible to AC railway systems. Applied Power Electronics Conference and Exposition (APEC), 2014 Twenty-Ninth Annual IEEE, 2014. **Conference Publications...** 16-20 March 2014. p.1894-1901.

OLIVEIRA FILHO, H. M. D. Conversor CC-CC trifásico isolado bidirecional com comutação suave utilizando dual phase-shift e razão cíclica variável. 2015. 159 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal do Ceara, Fortaleza, 2015.

PERAÇA, M. T. **Conversores utilizando células de comutação de quatro estados**. 2008. 269 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal de Santa Catarina, Florianópolis, 2008.

PRATT, A.; KUMAR, P.; ALDRIDGE, T. V. Evaluation of 400V DC distribution in telco and data centers to improve energy efficiency. Telecommunications Energy Conference, 2007. INTELEC 2007. 29th International, 2007. **Conference Publications...** Sept. 30 2007-Oct. 4 2007. p.32-39.

SANTOS, W. M. D. Estudo e implementação do conversor TAB (Triple Active Bridge) aplicado a sistemas renováveis solares fotovoltaicos. 2011. 316 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal de Santa Catarina, Florianópolis, 2011.

SASSO, E. M. et al. Investigação dos Modelos de Circuitos de Sincronismo Trifásicos Baseados na Teoria das Potências Real e Imaginária Instantâneas (p-PLL e q-PLL). Congresso Brasileiro de Automática (CBA), 2002. **Conference Publications...** p.480-485.

SCHWARZ, F. C. Certain System Aspects of the Double-Sided Cyclo-Converter. **IEEE Transactions on Aerospace and Electronic System ,** v. AES-16, n. 3, p. 363-372, 1980. ISSN 0018-9251.

SILVA, M. et al. Isolated Swiss-Forward Three-Phase Rectifier With Resonant Reset. **IEEE Transactions on Power Electronics,** v. 31, n. 7, p. 4795-4808, 2016. ISSN 0885-8993.

SILVA, R. N. A. L. **Inversor multinível híbrido simétric trifásico de cinco níveis baseado nas topologias half-bridge e ANPC**. 2013. 125 f. Tese (Doutorado em Engenharia Elétrica) Departaento de Engenharia Elétrica, Universidade Federal do Ceara, Fortaleza, 2013.

SINGH, B. et al. A review of three-phase improved power quality AC-DC converters. **IEEE Transactions on Industrial Electronics,** v. 51, n. 3, p. 641-660, 2004. ISSN 0278-0046.

SINGH, B. et al. Comprehensive Study of Single-Phase AC-DC Power Factor Corrected Converters With High-Frequency Isolation. **IEEE Transactions on Industrial Informatics**, v. 7, n. 4, p. 540-556, 2011. ISSN 1551-3203.

SOEIRO, T. B.; FRIEDLI, T.; KOLAR, J. W. Swiss rectifier — A novel three-phase buck-type PFC topology for Electric Vehicle battery charging. Applied Power Electronics Conference and Exposition (APEC), 2012 Twenty-Seventh Annual IEEE, 2012. **Conference Publications...** 5-9 Feb. 2012. p.2617-2624.

TAKEUCHI, A. et al. Isolated three-phase AC-to-DC bidirectional converter with a small number of switches. Power Conversion Conference - Nagaoka 1997., Proceedings of the, 1997. **Conference Publications...** 3-6 Aug 1997. p.479-482 vol.1.

TOFOLI, F. L.; PEREIRA, D. D. C.; PAULA, W. J. D. Proposta de aplicação da teoria de sistemas de controle no ensino de eletrônica de potência em cursos de graduação. Congresso Brasileiro de Educação em Engenharia (COBENGE), Juiz de Fora: ABENGE, 2014. **Conference Publications...** p.16-19.

TSAI-FU, W.; TE-HUNG, Y.; YUAN-CHUAN, L. An alternative approach to synthesizing single-stage converters with power-factor-correction feature. **IEEE Transactions on Industrial Electronics,** v. 46, n. 4, p. 734-748, 1999. ISSN 0278-0046.

VENABLE, H. D. The k-factor: A New Mathematical Tool for Stability Analysis and Synthesi. Proc. of Powercon 10, 1983. San Diego, USA. **Conference Publications...** 22-24 Março.

WATANABE, E. H.; STEPHAN, R. M.; AREDES, M. New concepts of instantaneous active and reactive powers in electrical systems with generic loads. **IEEE Transactions on Power Delivery,** v. 8, n. 2, p. 697-703, 1993. ISSN 0885-8977.

WEILUN, C. et al. Isolated bidirectional DC/AC and AC/DC three-phase power conversion using series resonant converter modules and a three-phase unfolder. Control and Modeling for Power Electronics (COMPEL), 2014 IEEE 15th Workshop on, 2014. **Conference Publications...** 22-25 June 2014. p.1-6.

WHEELER, P. W. et al. Matrix converters: a technology review. **IEEE Transactions on Industrial Electronics**, v. 49, n. 2, p. 276-288, 2002. ISSN 0278-0046.

WOO-YOUNG, C.; JOO-SEUNG, Y. A Bridgeless Single-Stage Half-Bridge AC/DC Converter. **IEEE Transactions on Power Electronics,** v. 26, n. 12, p. 3884-3895, 2011. ISSN 0885-8993.

YII-SHEN, T.; NANMING, C.; RUAY-NAN, W. Modes of operation in parallel-connected 12-pulse uncontrolled bridge rectifiers without an interphase transformer. **IEEE Transactions on Industrial Electronics**, v. 44, n. 3, p. 344-355, 1997. ISSN 0278-0046.

YUNGTAEK, J. et al. The TAIPEI Rectifier: A New Three-Phase Two-Switch ZVS PFC DCM Boost Rectifier. **IEEE Transactions on Power Electronics,** v. 28, n. 2, p. 686-694, 2013. ISSN 0885-8993.

YUNGTAEK, J.; JOVANOVIC, M. M. The Single-Stage Taipei Rectifier;Design Consideration and Performance Evaluation. **IEEE Transactions on Power Electronics**, v. 29, n. 11, p. 5706-5714, 2014. ISSN 0885-8993.

APÊNDICE A – ANÁLISE DAS PERDAS VARIANDO-SE A ÁREA DE SILÍCIO


CONVERSOR PROPOSTO VS CONVERSOR 2 ESTÁGIOS

Este trabalho tem o objetivo de comparar o conversor poroposto com o conversor de 2 estágios, com relação a perdas. O conversor de dois estágios é formado por um retificador trifásico convencional e um conversor DAB trifásico com comutação ZVS em todas as chaves.

1. DADOS DO PROJETO

Potência de saída:	$Po := 5 \cdot 10^3$	[W]
Tensão de saída do barramento CC:	V _{oPRI} ≔ 666	[V]
	V _{oSEC} := 380.5	[V]
Tensão de entrada nominal:	$Vin_{pk} := 380 \cdot \sqrt{2} = 537.401$	
Frequência da Rede:	fr := 60	[Hz]
Período da Rede:	$\mathrm{Tr} := \frac{1}{60}$	[s]
Frequência de chaveamento:	$fs := 50 \cdot 10^3$	[Hz]

Corrente no indutor:



 $Ts := \frac{1}{fs} = 2 \times 10^{-5}$



$$\varphi_{\text{phaseshift}} \coloneqq \frac{29 \cdot (0.5)}{180} = 0.081$$
 $\omega_{\text{m}} \coloneqq 2 \cdot \pi \cdot (2 \cdot \text{fr}) = 753.982$ $\omega_{\text{c}} \coloneqq 2 \cdot \pi \cdot \text{fs}$

 $\varphi := -\frac{1}{2}, -\frac{1}{2} + \frac{1}{24} \cdot \cdot \frac{1}{2}$

 $\mathbf{t} \coloneqq \mathbf{0}, \mathbf{1} \cdot \mathbf{10}^{-5} \dots \frac{4 \cdot \pi}{\omega_{\mathrm{m}}}$

$$V_{p} := \left(\frac{2 \cdot V_{oSEC}}{\pi}\right) \cdot \left[1 + \sin\left[\frac{\pi}{2} \cdot (1 + Ma)\right]\right] = 253.645$$
$$V_{ph} := \left(\frac{2 \cdot V_{oSEC}}{\pi}\right) \cdot \left[1 - \sin\left[\frac{\pi}{2} \cdot (1 + Ma)\right]\right] = 230.823$$

$$V2_{sec}(\varphi,t) := V_{p} \cdot \cos(\omega_{c} \cdot t - \varphi) + \frac{V_{ph}}{2} \cdot \cos[(\omega_{c} + \omega_{m}) \cdot t - \varphi] + \frac{V_{ph}}{2} \cdot \cos[(\omega_{c} - \omega_{m}) \cdot t - \varphi]$$

ANGULO ADOTADO $\varphi_{ef} \coloneqq \frac{26.5\pi}{180}$

Calculo da corrente no secundário:

$$\begin{aligned} AApri(t) &\coloneqq \frac{V_{ph}}{\omega_{c}} \cdot \sin(\omega_{c} \cdot t) + \frac{V_{ph}}{2 \cdot (\omega_{c} + \omega_{m})} \cdot \sin\left[(\omega_{c} + \omega_{m}) \cdot t\right] + \frac{V_{ph}}{2 \cdot (\omega_{c} - \omega_{m})} \cdot \sin\left[(\omega_{c} - \omega_{m}) \cdot t\right] \\ AAsec(t) &\coloneqq \frac{V_{p}}{\omega_{c}} \cdot \sin(\omega_{c} \cdot t - \varphi_{ef}) + \frac{V_{ph}}{2 \cdot (\omega_{c} + \omega_{m})} \cdot \sin\left[(\omega_{c} + \omega_{m}) \cdot t - \varphi_{ef}\right] + \frac{V_{ph}}{2 \cdot (\omega_{c} - \omega_{m})} \cdot \sin\left[(\omega_{c} - \omega_{m}) \cdot t - \varphi_{ef}\right] \end{aligned}$$

$$i_{\text{SEC}}(t) := \frac{AApri(t) - AAsec(t)}{Lin}$$



Relação de transformação

$$\eta := \frac{400}{700} = 0.571$$

2. ESTUDO DAS CORRENTES



2.1. CORRENTE DE ENTRADA (FASE)

$$i_{La}(t) := \text{Iin}_{Fase_pk} \cdot \text{sin} \left(\frac{\omega_m}{2} \cdot t \right)$$
 Iin_{Fase_pk} = 10.743

2.2. CORRENTE NOS BRAÇOS

Corrente que circula pelo braço A da ponte é dada por:

$$i_{legA}(t) \coloneqq \frac{i_{La}(t)}{2} - \eta {\cdot} i_{SEC}(t)$$

Corrente que circula pelo braço B da ponte é dada por:

 $i_{legB}(t) \coloneqq \frac{i_{La}(t)}{2} + \eta \cdot i_{SEC}(t)$

CONVERSOR PROPOSTO - conv1

CONVERSOR 2 ESTAGIOS - conv2

$$\begin{split} \text{Iconv2}_{\text{Spri}}(t) &\coloneqq & \left| \begin{array}{c} 0 \quad \text{if} \ \ 0 \leq t \leq \frac{Tr}{2} \\ -i_{\text{La}}(t) \quad \text{if} \ \ \frac{Tr}{2} \leq t \leq Tr \\ \\ \text{Iconv2}_{\text{SpriDAB}}(t) &\coloneqq & \left| \begin{array}{c} 8 \quad \text{if} \ \ 0 \leq t \leq \frac{Tr}{2} \\ \\ 8 \quad \text{if} \ \ \frac{Tr}{2} \leq t \leq Tr \\ \\ \\ \text{Iconv2}_{\text{SsecDAB}}(t) &\coloneqq & \left| \begin{array}{c} 4 \quad \text{if} \ \ 0 \leq t \leq \frac{Tr}{2} \\ \\ 4 \quad \text{if} \ \ \frac{Tr}{2} \leq t \leq Tr \end{array} \right| \end{split}$$

CORRENTE NO ESTAGIO RETIFICADOR

CORRENTE NO PRIMÁRIO (DAB)

CORRENTE NO SECUNDÁRIO (DAB)

CORRENTE OBTIDAS NA SIMULAÇÃO



CONVERSOR PROPOSTO (CONV 1)

I _{Spri_AVG} := 1.3639	I _{Spri_RMS} := 3.3438
I _{Dpri_AVG} := 1.2746	I _{Dpri_RMS} := 2.5442
ISpriCOMB_AVG := 2.6384	I _{SpriCOMB_RMS} := 4.2017
$I_{Ssec_AVG} \coloneqq 0.2943$	$I_{Ssec_RMS} \coloneqq 1.3686$
$I_{\text{Dsec}}AVG \coloneqq 2.62185$	$I_{\text{Dsec}_{\text{RMS}}} = 5.5635$
I _{SsecCOMB} AVG := 2.9162	I _{SsecCOMB} RMS ≔ 5.7294

CONVERSOR 2 ESTAGIOS (CONV 2)

I2 _{Spri_AVG} := 0.5388	I2 _{Spri_RMS} := 1.9267
12 _{Dpri_AVG} := 2.9196	$I2_{\text{Dpri}_{\text{RMS}}} \approx 5.0947$
I2 _{SpriCOMB_AVG} := 3.4584	I2 _{SpriCOMB_RMS} := 5.4469

^{I2} SpriDAB_AVG := 2.4482	$I2_{SpriDAB_RMS} := 3.845897$
I2 _{DsecDAB} AVG := 0.0822	I2 _{DsecDAB RMS} ≔ 0.4713

¹²SpriDABCOMB_AVG := 2.5304 ¹²SpriDABCOMB RMS := 3.8746

$12_{\text{Ssec}}\text{AVG} \coloneqq 0.0855 \cdot n$	$I2_{Ssec_RMS} := 0.48505 \cdot n = 0.849$
$I2_{Dsec_AVG} \coloneqq 2.4447 \cdot n$	$I2_{Dsec_RMS} := 3.84402 \cdot n = 6.727$
I2 _{SsecCOMB} AVG := 2.5303·n	I2 _{SsecCOMB RMS} := $3.874505 \cdot n = 6.78$

VETORES PARA OS GRAFICOS

area := 0.5, 0.5 + 0.05..3 Area de Silício

 $f_{3,2} = 20 \cdot 10^3, 20 \cdot 10^3 + 0.5 \cdot 10^3 ... 100 \cdot 10^3$ Frequecia de Chaveamento

::: PERDAS POR CONDUÇÃO



 $Pcond_{Ssec}(area) := r2_{av}(area) \cdot I_{SsecCOMB_RMS}^{2}$

 $Pcond_{S2priDAB}(area) := area \cdot r4_{av}(area) \cdot l2_{SpriDABCOMB RMS}^{2}$ $r5_{av}(area) := \frac{1.167}{area} \frac{2.917 - 0}{10 - 0}$

 $Pcond_{S2secDAB}(area) := area \cdot r5_{av}(area) \cdot l2_{SsecCOMB} RMS^{2}$

 $Pcond_{conv1}$ TOTAL(area) := $(12 \cdot Pcond_{Spri}(area) + 12 \cdot Pcond_{Ssec}(area))$

 $Pcond_{conv2} TOTAL(area) := 6 \cdot Pcond_{S2pri}(area) + 6 \cdot Pcond_{S2priDAB}(area) + 6 \cdot Pcond_{S2secDAB}(area)$

$\operatorname{coef}_{\text{on}} := 0.75 \cdot \left(1.928 \times 10^{-5} 1.529 \times 10^{-6} 4.636 \times 10^{-7} \right)$
$\operatorname{coef}_{\operatorname{off}} := 0.75 \cdot \left(6.196 \times 10^{-5} - 3.925 \times 10^{-6} 7.049 \times 10^{-7} \right)$
$W_{Sb_{on}(t)} := coef_{on_{0,0}} + coef_{on_{0,1}} \cdot i_{S1}(t) + coef_{on_{0,2}} \cdot i_{S1}(t)^{2}$
$W_{Sb_off}(t) \coloneqq \operatorname{coef}_{off_{0,0}} + \operatorname{coef}_{off_{0,1}} \cdot i_{S1}(t) + \operatorname{coef}_{off_{0,2}} \cdot i_{S1}(t)^2$
$PchA_{SApri_Comut}(fs, area) := \frac{1000}{Tr} \cdot \int_{\frac{Tr}{2}}^{Tr} \frac{fs \cdot W_{Sb_on}(t)}{1000} dt + \frac{1000}{Tr} \cdot \int_{\frac{Tr}{2}}^{Tr} \frac{fs \cdot W_{Sb_off}(t)}{1000} dt$
$W_{Sb_{2}}(t) := \operatorname{coef}_{on_{0,0}} + \operatorname{coef}_{on_{0,1}} \cdot i_{S5}(t) + \operatorname{coef}_{on_{0,2}} \cdot i_{S5}(t)^{2}$
$ \underset{\text{wsb}_{\text{conf}}(t)}{\text{Wsb}_{\text{conf}}(t)} := \operatorname{coef}_{off_{0,0}} + \operatorname{coef}_{off_{0,1}} \cdot i_{S5}(t) + \operatorname{coef}_{off_{0,2}} \cdot i_{S5}(t)^{2} $
$\operatorname{PchA}_{\operatorname{SAsec_Comut}}(\operatorname{fs},\operatorname{area}) \coloneqq \frac{1000}{\operatorname{Tr}} \cdot \int_{0}^{\operatorname{Tr}} \frac{\operatorname{fs} \cdot \operatorname{W}_{\operatorname{Sb_on}}(t)}{4 \cdot 1000} \mathrm{dt} + \frac{1000}{\operatorname{Tr}} \cdot \int_{0}^{\operatorname{Tr}} \frac{\operatorname{fs} \cdot \operatorname{W}_{\operatorname{Sb_off}}(t)}{2 \cdot 1000} \mathrm{dt}$
$Pcomut_{conv1}_{TOTAL}(fs, area) := 12 \cdot PchA_{SApri}_{Comut}(fs, area) + 12 \cdot PchA_{SAsec}_{Comut}(fs, area)$

P_{conv1 TOTAL}(fs, area) := Pcomut_{conv1 TOTAL}(fs, area) + Pcond_{conv1 TOTAL}(area)

(fa area) := 100	Pconv1_TOTAL(fs, area) 100	
PROPOSTO(IS, area) = 100 -	5000	^µ PROPOSTO

(50000, 1) = 95.792

PERDAS POR COMUTAÇÃO - 2 ESTAGIOS

 $\underbrace{Wsb_{max}(t) \coloneqq \operatorname{coef}_{\operatorname{on}_{0,0}} + \operatorname{coef}_{\operatorname{on}_{0,1}} \cdot \operatorname{Iconv2}_{Spri}(t) + \operatorname{coef}_{\operatorname{on}_{0,2}} \cdot \operatorname{Iconv2}_{Spri}(t)^{2} }_{\operatorname{Wsb}_{max}(t) \coloneqq} \operatorname{coef}_{\operatorname{off}_{0,0}} + \operatorname{coef}_{\operatorname{off}_{0,1}} \cdot \operatorname{Iconv2}_{Spri}(t) + \operatorname{coef}_{\operatorname{off}_{0,2}} \cdot \operatorname{Iconv2}_{Spri}(t)^{2} }$

 $\operatorname{PchA}_{\operatorname{conv2sPri}_Comut}(\operatorname{fs},\operatorname{area}) \coloneqq \frac{1000}{\operatorname{Tr}} \cdot \int_{-\frac{\operatorname{Tr}}{2}}^{\operatorname{Tr}} \frac{\operatorname{fs} \cdot \operatorname{W}_{\operatorname{Sb}_On}(t)}{1000} \, \mathrm{dt} + \frac{1000}{\operatorname{Tr}} \cdot \int_{-\frac{\operatorname{Tr}}{2}}^{\operatorname{Tr}} \frac{\operatorname{fs} \cdot \operatorname{W}_{\operatorname{Sb}_Off}(t)}{1000} \, \mathrm{dt}$

 $W_{Sbaan}(t) := 0$

 $W_{Sharef(t)} := \operatorname{coef}_{off_{0,0}} + \operatorname{coef}_{off_{0,1}} \cdot \operatorname{Iconv2}_{SpriDAB}(t) + \operatorname{coef}_{off_{0,2}} \cdot \operatorname{Iconv2}_{SpriDAB}(t)^{2}$

 $PchA_{conv2s}PriDAB_Comut(fs, area) \coloneqq \frac{1000}{Tr} \cdot \int_{\frac{Tr}{2}}^{Tr} \frac{fs \cdot W_{Sb_on}(t)}{1000} dt + \frac{1000}{Tr} \cdot \int_{\frac{Tr}{2}}^{Tr} \frac{fs \cdot W_{Sb_off}(t)}{1000} dt$

 $W_{Shan}(t) := 0$

 $Wsb_{aff}(t) := coef_{off_{0,0}} + coef_{off_{0,1}} \cdot Iconv2_{SsecDAB}(t) + coef_{off_{0,2}} \cdot Iconv2_{SsecDAB}(t)^{2}$



 $Pcomut_{pri}(fs, area) := 6 \cdot PchA_{conv2sPri} Comut(fs, area)$

 $Pcomut_{DAB}(fs, area) \coloneqq 6 \cdot PchA_{conv2s}PriDAB Comut(fs, area) + 6 \cdot PchA_{conv2s}SecDAB Comut(fs, area)$

 $Pcomut_{conv2} \ TOTAL(fs, area) \coloneqq Pcomut_{pri}(fs, area) + Pcomut_{DAB}(fs, area)$

 $P_{conv2 TOTAL}(fs, area) := Pcond_{conv2 TOTAL}(area) + Pcomut_{conv2 TOTAL}(fs, area)$

 $\mu_{\text{2ESTAGIOS}}(\text{fs, area}) \coloneqq 100 - \frac{P_{\text{conv2}}_{\text{TOTAL}}(\text{fs, area})}{5000} \cdot 100$

 $\mu_{\text{PROPOSTO}}(50000, 1) = 95.792$

 $\mu_{2ESTAGIOS}(50000, 1) = 95.764$

GRAFICO VARIANDO A ÁREA DE SILÍCIO fs = 50kHz GRAFICO VARIANDO A FREQUENCIA DE CHAVEMENTO area = 2





Devido a uma certa limitção do software, não foi possível traçar o gráfico 3D para variação ao mesmo tempo da área e da frequência. Para solucionar este problema foram salvos os dados calculados aqui na planilha e utilizado o software matlab para traçar estes gráficos 3D.

PONTOS A SEREM LIDOS PELO MATLAB

Pconv1_TOT	TAL(fs, area) =	Pconv2 TOT	TAL(fs, area) =	fs =		area =
366.874		256.412		2.104		0.5
367.211		256.678		2.05.104		0.55
367.548		256.944		2.1.104		0.6
367.885		257.211		2.15.104		0.65
368.221		257.477		2.2.104		0.7
368.558		257.743		2.25.104		0.75
368.895		258.01		2.3.104	1	0.8
369.232		258.276		2.35.104	1	0.85
369.569		258.542		2.4.104	1	0.9
369.905		258.809		2.45.104		0.95
370.242		259.075		2.5.104		1
370.579		259.341		2.55.104		1.05
370.916		259.608		2.6.104		1.1
371.253		259.874		2.65.104		1.15
371.589		260.14		2.7.104		1.2

```
CODIGO MATLAB PARA TRATAMENTO DESTES DADOS E GERAÇÃO DOS GRÁFICOS
```

```
close all
clear all
clc
pconv1= load('Pconv1.mat', 'data');
pconv2= load('Pconv2.mat', 'data');
area= load('Area.mat', 'data');
freg= load('freg.mat', 'data');
pl= pconvl.data;
p2= pconv2.data;
a = area.data;
f = freq.data;
for j=1:length(a)
   for k=1:length(f)
      pp1(j,k)=p1(length(f)*(j-1)+k);
   end
end
for j=1:length(a)
   for k=1:length(f)
      pp2(j,k)=p2(length(f)*(j-1)+k);
   end
end
%%% CONVERSOR PROTPOSTO -----
figure(1)
colormap(jet) %jet = colorido // gray - cinza
axes1 = axes('Parent', figure(1),...
   'YTickLabel',{'20','30','40','50','60','70','80','90','100'},...
   'YTick', [20000 30000 40000 50000 60000 70000 80000 90000 100000], 'FontSize', 18);
xlim(axes1,[0.5 3]);
zlim(axes1,[0 450]);
view(axes1,[45 25]);
grid(axes1,'on');
hold(axes1,'all');
surf(a,f,pp1','EdgeColor','none');
colorbar('peer',axes1,...
   [0.941532838506521 0.115098476880214 0.0179937022042285 0.815],...
   'FontSize',18);
%%% CONVERSOR 2 ESTÁGIOS ------
figure(2)
colormap(jet)
axes1 = axes('Parent',figure(2),...
   'YTickLabel',{'20','30','40','50','60','70','80','90','100'},...
   'YTick', [20000 30000 40000 50000 60000 70000 80000 90000 100000]....
   'FontSize',18);
xlim(axes1,[0.5 3]);
zlim(axes1,[100 400]);
view(axes1,[45 25]);
grid(axes1,'on');
hold(axes1,'all');
surf(a,f,pp2');
colorbar('peer',axes1,[0.941532838506521 0.115098476880214 0.0179937022042285 0.815],...
   'FontSize',18);
```

APÊNDICE B – PROJETO DOS CONTROLADORES ANALÓGICOS UTILIZANDO O MÉTODO DO FATOR K



PROJETO DE CONTROLADORES UTLIZANDO METODO DO FATOR-K (P/ CONTROLE ANAÓLICO - PSIM)

Este trabalho tem o objetivo de projetar controladores utilizando o método Fator-k, propostor por Venable (1983). Este método temo como principal vantagem garantir a frequência de cruzamento e a margem de fase especificadas em projeto. A planilha a seguir foi feita utilizando o software Mathcad, e teve como base as anotações de aula do Prof. René Pastor Torrico Bacopé (UFC) e a apostila de fontes chaveadas do Prof. J. A. Pomílio (Unicamp).

1. ESPECIFICAÇÕES DO CONVERSOR PROPOSTO

Potência de saída:	$Po := 5 \cdot 10^3$	[W]
Tensão de saída do barramento primário:	V _{oPRI} := 670	[V]
Tensão de saída do barramento secundário:	V _{oSEC} := 380.571	[V]
Tensão de entrada nominal:	$Vin_{pk} := 380 \cdot \sqrt{2} = 537.4012$	[V]
Frequência da Rede:	fr := 60	[Hz]
Frequência de chaveamento:	$fs := 50 \cdot 10^3$	[Hz]
Rendimento do conversor:	$\eta := 97\%$	
Potência de entrada:	$\operatorname{Pin} := \frac{\operatorname{Po}}{\eta} = 5.1546 \times 10^3$	[W]
Corrente de pico de fase:	$\operatorname{Iin}_{\operatorname{Fase_pk}} := \frac{\operatorname{Po}}{3 \cdot \left(\frac{\operatorname{Vin}_{pk}}{\sqrt{2} \cdot \sqrt{3}}\right)} \cdot \sqrt{2} = 10.7434$	
Indutor de entrada (fase):	$Lb := 0.25 \cdot 10^{-3}$	[H]
	$r_{Lb} := 35 \cdot 10^{-3}$	
Capacitor barramento primário:	$Co_{pri} := 1 \cdot 10^{-3}$	[F]
Capacitor barramento secundário:	$Co_sec := 1 \cdot 10^{-3}$	[F]
CALCULO DAS CORRENTE E RESISTÊNCIAS DE SAÍDA		

Corrente de saída (primário):	$I_{oPRI} := \frac{Po}{V_{oPRI}} = 7.4627$	[A]
Resistência nominal de saída (primário):	$R_{oPRI} := \frac{V_{oPRI}}{I_{oPRI}} = 89.78$	[Ω]
Corrente de saída (secundário):	$I_{oSEC} \coloneqq \frac{Po}{V_{oSEC}} = 13.1382$	[A]
Resistência nominal de saída (secundário):	$R_{oSEC} \coloneqq \frac{V_{oSEC}}{I_{oSEC}} = 28.9669$	[Ω]

2. PROJETO DO CIRCUITO DE CONTROLE

O projeto dos controles foi feito utilizando o método Fator-k, propostor por Venable (1983). Na figura abaixo tem-se o digrama de blocos do controle propostos. Este foi divididos em 3 etapas:

- 1 Malha de corrente (Interna e mais rápida);
- 2 Malha de tensão do primário;
- 3 Malha de tensão do secundário;.





3.1. PROJETO DA MALHA DE CORRENTE

 j := $\sqrt{-1}$ Variável complexa.

 Função de transferência do sensor de corrente (Realimentação)

 A função de transferência é dada pelo ganho do sensor de corrente:

 Hi(ω) := 1
 Foi considerado o ganho unitário, assim a corrente vista pelo controlador possui a mesma magnitude da corrente que circula pelo sensor.

 Iin_ref := Iin_{Fase_pk}·Hi(0) = 10.7434
 Valor da referência de corrente;

 Função do modulador
 Valor da referência de corrente;

 Função do modulador
 Implitude da dente de serra;

 Fm(ω) := $\frac{1}{Vp}$ Implitude da dente de serra;

Função de transferência da planta - CORRENTE

A função de transferência que relaciona a corrente no indutor pela razão cíclica é dada por:

 $Gi(\omega) := \frac{V_{oPRI}}{j \cdot \omega \cdot Lb + r_{Lb}}$

Função de transferência de laço aberto "sem o compensador" - CORRENTE

 $FTLAisc(\omega) := Gi(\omega) \cdot Fm(\omega) \cdot Hi(\omega)$



Como frequência de cruzamento foi adotado:

$fci := \frac{fs}{4} = 1.25 \times 10^4$	[Hz]
$P_{\text{corrente}} := \arg(\text{FTLAisc}(2 \cdot \pi \cdot \text{fci})) \cdot \frac{180}{\pi} = -89.8979$	[Graus]

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

MF _{corrente} := 60	[Graus]
AVi := $20 \cdot \log(FTLAisc(2 \cdot \pi \cdot fci)) = 16.6815$	[dB]

Próximo passo é calcular o avanço de fase requerido :

 $\alpha_{corrente} := MF_{corrente} - P_{corrente} - 90 = 59.8979$ [Graus]

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.



A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é iagual a:

$$K_{\text{corrente}} \coloneqq \tan\left[\frac{\pi \cdot \left(\alpha_{\text{corrente}} + 90\right)}{360}\right] = 3.7188$$

Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{corrente} := \left(\frac{fci}{K_{corrente}}\right) = 3.3613 \times 10^3$$
 [Hz]

 $\text{fp1}_{\text{corrente}} := (\text{fci} \cdot \text{K}_{\text{corrente}}) = 4.6485 \times 10^4$ [Hz]

O ganho do compensador em termos de valor absoluto é:

$$G_{\text{corrente}} \coloneqq 10^{\frac{-\text{AVi}}{20}} = 0.1465$$

CALCULO DOS COMPONENTES

[Ω]

Usando as equações correspondentes ao compensador Tipo 2, tem-se:







Teste para validar o controlador, se este está dentro dos parametros de projeto:

MargemFase_{corrente} :=
$$\left| -180 - \frac{180}{\pi} \cdot \arg(\text{FTLAicc}(2 \cdot \pi \cdot \text{fci})) \right| = 60 \quad \text{[dB]}$$

 $Ganho_{fc} = 20 \cdot log(|FTLAicc(2 \cdot \pi \cdot fci)|) = 1.9287 \times 10^{-15}$ [dB] Ganho zero na frequencia de cruzamento





A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

 $FTLAicc(\omega) := FTLAisc(\omega) \cdot Ci(\omega)$

3.2. PROJETO DA MALHA DE TENSÃO PRIMÁRIO

Função de transferência do sensor de tensão (Saída)

A referência do controlador de tensão do primário é dada pela referência da malha de corrente:

Vo ref := Iin ref =
$$10.7434$$

$$Hv_pri(\omega) := \frac{Vo_ref}{V_oPRI}$$

Gsens_pri := Hv_pri(0) = 0.0160349

Ganho do sensor de tensão do barramento primário

Devido a frequência da malha de tensão ser muito mais lenta que a malha de corrente, este pode ser representado pelo ganho:

$$A_i(\omega) := \frac{1}{Hi(\omega)}$$

Função de transferência da planta

A função de transferência que relaciona a tensão de saída com a corrente de pico através do indutor é dada por:

 $Zv(\omega) := \frac{1}{j \cdot \omega \cdot Co_pri}$

Função de transferência de laço aberto sem o compensador - TENSAO PRIMARIO

 $FTLAvsc(\omega) := A_i(\omega) \cdot Hv_pri(\omega) \cdot Zv(\omega)$



Para o projeto do controlador é utilizando o método do Fator K. Como frequência de cruzamento foi adotado:

$$fcv := \frac{3}{5} \cdot fr = 36$$

 $P_{\text{tensao}} := \arg(\text{FTLAvsc}(2 \cdot \pi \cdot \text{fcv})) \cdot \frac{180}{\pi} = -90$ [Graus]

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

MF_{tensao} := 75 [Graus]

 $AVv := 20 \cdot \log(|FTLAvsc(2 \cdot \pi \cdot fcv)|) = -22.9883$ [dB]

Próximo passo é calcular o avanço de fase requerido :

$$\alpha_{\text{tensao}} := MF_{\text{tensao}} - P_{\text{tensao}} - 90 = 75$$

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.

[Graus]



A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é iagual a:

$$K_{\text{tensao}} := \tan\left[\frac{\pi \cdot (\alpha_{\text{tensao}} + 90)}{360}\right] = 7.5958$$

Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{tesao} := \left(\frac{fcv}{K_{tensao}}\right) = 4.7395$$
 [Hz]

 $fp1_{tesao} := (fcv \cdot K_{tensao}) = 273.4471$ [Hz]

O ganho do compensador em termos de valor absoluto é:

$$G_{\text{tensao}} \coloneqq 10^{\frac{-\text{AVv}}{20}} = 14.1064$$

CALCULO DOS COMPONENTES







C1 _____ R2

C2

A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

 $FTLAvcc(\omega) := FTLAvsc(\omega) \cdot Cv(\omega)$



Teste para validar o controlador, se este está dentro dos parametros de projeto:

 $\begin{array}{l} \text{MargemFase}_{\text{tensao}} \coloneqq \left| -180 - \frac{180}{\pi} \cdot \arg(\text{FTLAvcc}(2 \cdot \pi \cdot \text{fcv})) \right| = 75 \quad \text{[dB]} \quad \text{Ganho zero na frequencia de cruzamento} \\ \text{Ganho_fc}_{\text{tensao}} \coloneqq 20 \cdot \log(\left| \text{FTLAvcc}(2 \cdot \pi \cdot \text{fcv}) \right|) = -1.9287 \times 10^{-15} \quad \text{[dB]} \end{array}$

3.3. PROJETO DA MALHA DE TENSÃO SECUNDÁRIO

Tensão de referência para malha de tensão do secundário (phase-shift):

 $Vref_sec := 2.5$

 $Hv_sec(\omega) := \frac{Vref_sec}{V_oSEC}$

Gsens_sec := $Hv_sec(0) = 6.5691 \times 10^{-3}$

Ganho do sensor de tensão do barramento secundário

Função de transferência da planta

A função de transferência que relaciona a tensão de saída com a corrente de pico através do indutor é dada por:

$$\begin{split} \varphi &\coloneqq \frac{\pi \cdot 30}{180} \\ \text{Gv_sec}(\omega) &\coloneqq \frac{\text{V}_{\text{oSEC}}}{\left(2 \cdot \pi \cdot \text{fs} \cdot 39 \cdot 10^{-6}\right)} \cdot \varphi \cdot \left(1 - \frac{\varphi}{\pi}\right) \cdot \frac{\text{R}_{\text{oSEC}}}{\text{R}_{\text{oSEC}} \cdot \text{Co_sec} \cdot (j \cdot \omega) + 1} \end{split}$$

Função de transferência de laço aberto sem o compensador - TENSAO SECUNDARIO

 $FTLA2(\omega) := Gv_sec(\omega) \cdot Hv_sec(\omega)$



Para o projeto do controlador é utilizando o método do Fator K. Como frequência de cruzamento foi adotado:

 $fcv_sec := \frac{3}{5} \cdot fr = 36$

$$P_{alfa_sec} := \arg(FTLA2(2 \cdot \pi \cdot fcv_sec)) \cdot \frac{180}{\pi} = -81.3224 \quad [\text{ Graus }]$$

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

 $MF_{alfa sec} := 75$

 $AValfa_sec := 20 \cdot log(|FTLA2(2 \cdot \pi \cdot fcv_sec)|) = -8.1988$ [dB]

Próximo passo é calcular o avanço de fase requerido :

 $\alpha_{tensao_sec} := MF_{alfa_sec} - P_{alfa_sec} - 90 = 66.3224$ [Graus]

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.

[Graus]



A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é iagual a:

$$K_{alfa_sec} := \tan\left[\frac{\pi \cdot \left(\alpha_{tensao_sec} + 90\right)}{360}\right] = 4.7706$$

Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{tesao_sec} := \left(\frac{fcv_sec}{K_{alfa_sec}}\right) = 7.5462$$
 [Hz]

$$fp1_{tesao sec} := (fcv_sec \cdot K_{alfa sec}) = 171.7411$$
 [Hz]

O ganho do compensador em termos de valor absoluto é:

$$G_{alfa sec} \coloneqq 10 \frac{-\text{AValfa_sec}}{20} = 2.57$$

CALCULO DOS COMPONENTES (SECUNDÁRIO)





Frequência

Teste para validar o controlador, se este está dentro dos parametros de projeto:

$$MargemFase_{tensao_sec} := \left| -180 - \frac{180}{\pi} \cdot arg(FTLA2cc(2 \cdot \pi \cdot fcv_sec)) \right| = 75 \quad [dB]$$

 $Ganho_fc_{tensao_sec} \coloneqq 20 \cdot log(\left|FTLA2cc(2 \cdot \pi \cdot fcv_sec)\right|) = -1.9287 \times 10^{-15} \text{ [dB] Ganho zero na frequencia de cruzamento}$

A Função de Tranferência do compensador Tipo 2 é igual a:





A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

 $FTLA2cc(\omega) := FTLA2(\omega) \cdot Cv_sec(\omega)$

APÊNDICE C – PROJETO DOS CONTROLADORES DIGITAIS UTILIZANDO O MÉTODO DO FATOR K



PROJETO DE CONTROLADORES UTLIZANDO METODO DO FATOR-K (P/ CONTROLE DIGITAL)

Este trabalho tem o objetivo de projetar controladores utilizando o método Fator-k, propostor por Venable (1983). Este método temo como principal vantagem garantir a frequência de cruzamento e a margem de fase especificadas em projeto. A planilha a seguir foi feita utilizando o software Mathcad, e teve como base as anotações de aula do Prof. René Pastor Torrico Bacopé (UFC) e a apostila de fontes chaveadas do Prof. J. A. Pomílio (Unicamp).

1. ESPECIFICAÇÕES DO CONVERSOR PROPOSTO

Potência de saída:	$Po := 5 \cdot 10^3$	[W]
Tensão de saída do barramento primário:	V _{oPRI} := 670	[V]
Tensão de saída do barramento secundário:	V _{oSEC} := 380.571	[V]
Tensão de entrada nominal:	$Vin_{pk} := 380 \cdot \sqrt{2} = 537.4012$	[V]
Frequência da Rede:	fr := 60	[Hz]
Frequência de chaveamento:	$fs := 50 \cdot 10^3$	[Hz]
Rendimento do conversor:	$\eta \coloneqq 97\%$	
Potência de entrada:	$\operatorname{Pin} := \frac{\operatorname{Po}}{\eta} = 5.1546 \times 10^3$	[W]
Corrente de pico de fase:	$\operatorname{Iin}_{\operatorname{Fase_pk}} := \frac{\operatorname{Po}}{3 \cdot \left(\frac{\operatorname{Vin}_{pk}}{\sqrt{2} \cdot \sqrt{3}}\right)} \cdot \sqrt{2} = 10.7434$	
Indutor de entrada (fase):	$Lb := 0.25 \cdot 10^{-3}$	[H]
	$r_{Lb} := 35 \cdot 10^{-3}$	
Capacitor barramento primário:	$Co_{pri} := 1 \cdot 10^{-3}$	[F]
Capacitor barramento secundário:	$Co_sec := 1 \cdot 10^{-3}$	[F]
CALCULO DAS CORRENTE E RESISTÊNCIAS DE SAÍDA		
Po		

Corrente de saída (primário):	$I_{oPRI} \coloneqq \frac{Po}{V_{oPRI}} = 7.4627$	[A]
Resistência nominal de saída (primário):	$R_{oPRI} := \frac{V_{oPRI}}{I_{oPRI}} = 89.78$	[Ω]
Corrente de saída (secundário):	$I_{oSEC} \coloneqq \frac{Po}{V_{oSEC}} = 13.1382$	[A]
Resistência nominal de saída (secundário):	$R_{oSEC} := \frac{V_{oSEC}}{I_{oSEC}} = 28.9669$	[Ω]

2. PROJETO DO CIRCUITO DE CONTROLE

O projeto dos controles foi feito utilizando o método Fator-k, propostor por Venable (1983). Na figura abaixo tem-se o digrama de blocos do controle propostos. Este foi divididos em 4 etapas:

- 1 Malha de corrente (Interna e mais rápida);
- 2 Malha de tensão do primário;
- 3 Malha de tensão do secundário;
- 4 Malha de corrente de magnetizção;





3.1. PROJETO DA MALHA DE CORRENTE

 $j := \sqrt{-1}$ Variável complexa.

Função de transferência do sensor de corrente (Realimentação)

Ganho_{LEM 25A} :=
$$2 \cdot (18.4 \cdot 10^{-3}) = 36.8 \times 10^{-3}$$

Ganho_{AMPOP} :=
$$\frac{5.1 \cdot 10^3}{1.8 \cdot 10^3} = 2.8333333 \times 10^0$$

Ganho_{AD} :=
$$\frac{4095}{3.3} = 1.2409 \times 10^3$$

 $Ganho_{iTOTAL} := Ganho_{LEM 25A} \cdot Ganho_{AMPOP} \cdot Ganho_{AD} = 129.3855$

Foi considerado o ganho unitário, assim a corrente vista pelo controlador possui a mesma magnitude da corrente que circula pelo sensor.

 $Hi(\omega) := Ganho_{LEM_25A} \cdot Ganho_{AMPOP} \cdot Ganho_{AD} \cdot \frac{1}{Ganho_{iTOTAL}}$

Hi(0) = 1

 $Iin_ref := Iin_Fase pk \cdot Hi(0) = 10.7434$ Valor da referência de corrente;

Função do modulador

Vp := 3.3 [V] Amplitude da dente de serra;

 $Fm(\omega) := \frac{1}{Vp}$

Função de transferência da planta - CORRENTE

A função de transferência que relaciona a corrente no indutor pela razão cíclica é dada por:

 $Gi(\omega) := \frac{850}{j \cdot \omega \cdot Lb + r_{Lb}}$

Função de transferência He

 $\omega_{\rm Z} := \pi \cdot {\rm fs} = 1.5708 \times 10^5$

$$Q_z := \frac{-2}{\pi}$$

$$\operatorname{He}(\omega) \coloneqq 1 + \frac{j \cdot \omega}{\omega_{z} \cdot Q_{z}} + \frac{(j \cdot \omega)^{2}}{\omega_{z}^{2}}$$



Frequência

Função de transferência de laço aberto "sem o compensador" - CORRENTE

 $FTLAisc(\omega) \coloneqq Gi(\omega) \cdot Fm(\omega) \cdot Hi(\omega) \cdot He(\omega) \cdot Filtro(\omega)$



Como frequência de cruzamento foi adotado:

fci :=
$$\frac{\text{fs}}{8} = 6.25 \times 10^3$$
 [Hz]

 $P_{corrente} := \arg(FTLAisc(2 \cdot \pi \cdot fci)) \cdot \frac{180}{\pi} = -121.5603$ [Graus]

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

 $MF_{corrente} := 60$

[Graus]

 $AVi := 20 \cdot \log(|FTLAisc(2 \cdot \pi \cdot fci)|) = 28.5189$ [dB]

Próximo passo é calcular o avanço de fase requerido :

 $\alpha_{corrente} := MF_{corrente} - P_{corrente} - 90 = 91.5603$ [Graus]

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.



A partir da curva nostrada no grafico anterior (Tipo 3), vemos que o fator k é iagual a:



Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 3:

$$fz_{tp3} := \left(\frac{fci}{\sqrt{K_{corrente_tipo3}}}\right) = 2.5391 \times 10^{3}$$
$$fp_{tp3} := \left(fci \cdot \sqrt{K_{corrente_tipo3}}\right) = 1.5384 \times 10^{4}$$
$$- AVi$$

$$G_{\text{corrente}} := 10^{\frac{-3.01}{20}} = 0.0375$$

CALCULO DOS COMPONENTES

 $R11i := 10 \cdot 10^3$

[Ω]

Usando as equações correspondentes ao compensador Tipo 2, tem-se:



A Função de Tranferência do compensador Tipo 3 é igual a:

$$\mathrm{Ci}_{tipo3}(\omega) \coloneqq \frac{(\mathrm{R11i} + \mathrm{R33i})}{\mathrm{R11i} \cdot \mathrm{R33i} \cdot \mathrm{C22i}} \cdot \frac{\left(j \cdot \omega + \frac{1}{\mathrm{R22i} \cdot \mathrm{C11i}}\right) \cdot \left[j \cdot \omega + \frac{1}{(\mathrm{R11i} + \mathrm{R33i}) \cdot \mathrm{C33i}}\right]}{j \cdot \omega \cdot \left(j \cdot \omega + \frac{1}{\mathrm{R33i} \cdot \mathrm{C33i}}\right) \cdot \left(j \cdot \omega + \frac{\mathrm{C11i} + \mathrm{C22i}}{\mathrm{R22i} \cdot \mathrm{C11i} \cdot \mathrm{C22i}}\right)}$$







 $FTLAicc_{tipo3}(\omega) := FTLAisc(\omega) \cdot Ci_{tipo3}(\omega)$



Teste para validar o controlador, se este está dentro dos parametros de projeto:

 $\begin{aligned} \text{MargemFase2}_{\text{corrente}} &\coloneqq \left| -180 - \frac{180}{\pi} \cdot \arg\left(\text{FTLAicc}_{\text{tipo3}}(2 \cdot \pi \cdot \text{fci})\right) \right| = 60 \text{ [dB]} \end{aligned} \\ \text{Ganho}_{\text{fc2}}_{\text{corrente}} &\coloneqq 20 \cdot \log\left(\left|\text{FTLAicc}_{\text{tipo3}}(2 \cdot \pi \cdot \text{fci})\right|\right) = -2.893 \times 10^{-15} \text{ [dB]} \end{aligned}$

3.2. PROJETO DA MALHA DE TENSÃO PRIMÁRIO

Função de transferência do sensor de tensão (Saída)

Considerando uma determinada tensão de referência, o ganho do elemento de medição da tensão é dado por:

$$GANHO_{SENS_Vdc} := \frac{3}{840} = 3.571429 \times 10^{-3}$$

$$\text{GANHO}_{\text{AD}} \coloneqq \frac{2^{12} - 1}{3.3} = 1.2409 \times 10^3$$

 $Hv_{pri}(\omega) := GANHO_{SENS} Vdc GANHO_{AD}$

Gsens pri := Hv pri(0) = 4.4318

Ganho do sensor de tensão do barramento primário

Devido a frequência da malha de tensão ser muito mais lenta que a malha de corrente, este pode ser representado pelo ganho:

$$F_i(\omega) := \frac{1}{Hi(\omega)}$$

Função de transferência da planta

A função de transferência que relaciona a tensão de saída com a corrente de pico através do indutor é dada por:

$$Zv(\omega) := \frac{1}{j \cdot \omega \cdot Co_pri}$$

Função de transferência de laço aberto sem o compensador - TENSAO PRIMARIO

 $FTLAvsc(\omega) := Hv_pri(\omega) \cdot Zv(\omega) \cdot F_i(\omega)$



Para o projeto do controlador é utilizando o método do Fator K. Como frequência de cruzamento foi adotado:

[Hz]

$$fcv := \frac{3}{5} \cdot fr = 36$$

 $P_{tensao} := \arg(FTLAvsc(2 \cdot \pi \cdot fcv)) \cdot \frac{180}{\pi} = -90$ [Graus]

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

MF_{tensao} := 60

 $AVv := 20 \cdot \log(|FTLAvsc(2 \cdot \pi \cdot fcv)|) = 25.842$ [dB]

Próximo passo é calcular o avanço de fase requerido :

$$\alpha_{\text{tensao}} := \text{MF}_{\text{tensao}} - \text{P}_{\text{tensao}} - 90 = 60$$

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.

[Graus]



A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é iagual a:

$$K_{\text{tensao}} := \tan \left[\frac{\pi \cdot \left(\alpha_{\text{tensao}} + 90 \right)}{360} \right] = 3.7321$$

Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{tesao} := \left(\frac{fcv}{K_{tensao}}\right) = 9.6462$$
 [Hz]

 $fp1_{tesao} := (fcv \cdot K_{tensao}) = 134.3538$ [Hz]

O ganho do compensador em termos de valor absoluto é:

$$G_{\text{tensao}} \coloneqq 10^{\frac{-\text{AVv}}{20}} = 0.051$$

CALCULO DOS COMPONENTES

$$R1v := 10.10^3$$



Usando as equações correspondentes ao compensador Tipo 2, tem-se:



A Função de Tranferência do compensador Tipo 2 é igual a:



[Ω]

A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

 $FTLAvcc(\omega) := FTLAvsc(\omega) \cdot Cv(\omega)$



Teste para validar o controlador, se este está dentro dos parametros de projeto:

$MargemFase_{tensao} := \left -180 - \frac{180}{\pi} \cdot arg(FTLAvcc(2 \cdot \pi \cdot fcv)) \right = 60$	[dB]	Ganho zero na frequencia de cruzamento
Ganho_fc _{tensao} := $20 \cdot \log(FTLAvcc(2 \cdot \pi \cdot fcv)) = 0$	[dB]	

3.3. PROJETO DA MALHA DE TENSÃO SECUNDÁRIO

Considerando uma determinada tensão de referência, o ganho do elemento de medição da tensão é dado por:

GANHO_{SENS_Vsec} :=
$$\frac{3}{480} = 6.25 \times 10^{-3}$$

GANHO_{AD} = 1.2409 × 10³

 $Hv_sec(\omega) := GANHO_{SENS} Vsec \cdot GANHO_{AD}$

Função de transferência da planta

A função de transferência que relaciona a tensão de saída com a corrente de pico através do indutor é dada por:

$$\varphi := \frac{\pi \cdot 30}{180}$$

$$\operatorname{Gv_sec}(\omega) := \frac{\operatorname{V_{oSEC}}}{\left(2 \cdot \pi \cdot \operatorname{fs} \cdot 39 \cdot 10^{-6}\right)} \cdot \varphi \cdot \left(1 - \frac{\varphi}{\pi}\right) \cdot \frac{\operatorname{R_{oSEC}}}{\operatorname{R_{oSEC}} \cdot \operatorname{Co_sec} \cdot (j \cdot \omega) + 1}$$

Função de transferência de laço aberto sem o compensador - TENSAO SECUNDARIO

 $FTLA2(\omega) := Gv_sec(\omega) \cdot Hv_sec(\omega)$



Para o projeto do controlador é utilizando o método do Fator K. Como frequência de cruzamento foi adotado:

fcv sec := $4 \cdot \text{fr} = 240$

$$P_{alfa_sec} := \arg(FTLA2(2 \cdot \pi \cdot fcv_sec)) \cdot \frac{180}{\pi} = -88.6885 \quad [Graus]$$

Escolha da Margem de Fase (MF) e calculo do ganho que o controlador deve dar ao sistema:

 $MF_{alfa_sec} := 60$

 $AValfa_sec := 20 \cdot log(|FTLA2(2 \cdot \pi \cdot fcv_sec)|) = 36.8631$ [dB]

Próximo passo é calcular o avanço de fase requerido :

 $\alpha_{tensao_sec} := MF_{alfa_sec} - P_{alfa_sec} - 90 = 58.6885$ [Graus]

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do **Tipo 2**. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador **Tipo 3**.



A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é iagual a:



Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{tesao_sec} := \left(\frac{fcv_sec}{K_{alfa_sec}}\right) = 67.2609$$
 [Hz]

 $fp1_{tesao sec} := (fcv_sec \cdot K_{alfa sec}) = 856.3667$ [Hz]

O ganho do compensador em termos de valor absoluto é:

$$G_{alfa_sec} \coloneqq 10 = 0.0143$$

CALCULO DOS COMPONENTES (SECUNDÁRIO)

R1v sec :=
$$10.10$$



[Ω]



Usando as equações correspondentes ao compensador Tipo 2, tem-se:

$$C2v_sec := \frac{1}{2 \cdot \pi \cdot fcv_sec \cdot G_{alfa_sec} \cdot K_{alfa_sec} \cdot R_{lv_sec}} = 1.295132 \times 10^{-6}$$
[F]

$$C1v_sec := C2v_sec \cdot \left(K_{alfa_sec}^{2} - 1\right) = 15.194505 \times 10^{-6}$$
[F]

$$R2v_sec := \frac{K_{alfa_sec}}{2 \cdot \pi \cdot fcv_sec \cdot C1v_sec} = 155.729488 \times 10^{0}$$
[Ω]

A Função de Tranferência do compensador Tipo 2 é igual a:

 $Cv_sec(\omega) \coloneqq \frac{1 + (j \cdot \omega) \cdot C1v_sec \cdot R2v_sec}{R1v_sec \cdot j \cdot \omega \cdot (C1v_sec + C2v_sec + j \cdot \omega \cdot R2v_sec \cdot C1v_sec \cdot C2v_sec)}$



A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

 $FTLA2cc(\omega) := FTLA2(\omega) \cdot Cv_sec(\omega)$



Teste para validar o controlador, se este está dentro dos parametros de projeto:

$$MargemFase_{tensao_sec} := \left| -180 - \frac{180}{\pi} \cdot arg(FTLA2cc(2 \cdot \pi \cdot fcv_sec)) \right| = 60 \quad [dB]$$

 $Ganho_fc_{tensao_sec} \coloneqq 20 \cdot log(\left| FTLA2cc(2 \cdot \pi \cdot fcv_sec) \right|) = 1.9287 \times 10^{-15} \quad \text{[dB]} Ganho \text{ zero na frequencia de cruzamento}$

3.4. PROJETO DA MALHA DE CORRENTE (MAGNETIZANTE)

2

$Lmag := 5 \cdot 10^{-5}$			Indutor utilizado na medição	
$Corrente_{ILmag} := 0.7$			Corrente que circula no indut	or de medição
$Ganho_{LEM_{8A}} := 3 \cdot (57.5 \cdot 10^{-5})$	$10^{-3} = 0.1725$		Ganho do sensor de corrente	•
$Ganho_{ILmag_AMPOP} := \frac{6}{2}$	$\frac{.8 \cdot 10^3}{750} = 9.0667$		Ganho do circuito com AMPO	OP
$Ganho_{AD_DSP} := \frac{4095}{3.3} =$	1.2409×10^{3}		$\frac{3.3}{4095} = 0.000805860805861$	Ganho AD_DSP
	1	0.000.54		
$\overline{(Ganho_{LEM_{8A}}\cdot Ganho_{ILn})}$	nag_AMPOP ^{.Ganho} AD	DSP = 0.000515	25627	
Khall := 1 = 1				
$Hi2(\omega) := Khall$	$0.7 \cdot \text{Hi}(0) = 0.7$			
Função do modulador l	PWM			
Vp2 := 1000	[V]	Amplitude da de	ente de serra;	
$\operatorname{Fm2}(\omega) := \frac{1}{\sqrt{n^2}}$				
v p2				
Função de transferência	a da planta			
A função de transferência	a que relaciona a corre	ente no indutor pe	la razão cíclica é dada por:	
$\operatorname{Gi2}(\omega) \coloneqq \frac{850}{j \cdot \omega \cdot \operatorname{Lmag}}$	$Lmag = 5 \times 10^{-3}$			

Função de transferência do Filtro

 $C1_{f2} := 4.7 \cdot 10^{-9}$ $C2_{f2} := 10 \cdot 10^{-9}$ $R1_{f2} := 6.8 \cdot 10^{3}$

 $\operatorname{Filtro2}(\omega) \coloneqq \frac{1}{\operatorname{C1}_{f2} \cdot \operatorname{C2}_{f2} \cdot \operatorname{R1}_{f2}^2 \cdot (j \cdot \omega)^2 + 2 \cdot \operatorname{C1}_{f2} \cdot \operatorname{R1}_{f2} \cdot (j \cdot \omega) + 1}$



Função de transferência de laço aberto sem o compensador da tensão

 $FTLAisc2(\omega) := Gi2(\omega) \cdot Fm2(\omega) \cdot Hi2(\omega) \cdot He(\omega) \cdot Filtro2(\omega)$

AVi2 := $20 \cdot \log(|FTLAisc2(2 \cdot \pi \cdot fci2)|) = -17.3734$



[dB]

Próximo passo é calcular o avanço de fase requerido :

 $\alpha_{corrente2} \coloneqq MF_{corrente2} - P_{corrente2} - 90 = 65.3281 \quad [\text{ Graus }]$

Escolha do compensador:

Ja que o avaço de fase é menor que 90° o compensador para esta aplicação é o compensador do Tipo 2. Caso o avanço tivesse dado maior a 90° poderia ser utilizado o controlador Tipo 3.





TIPO 2

A partir da curva nostrada no grafico anterior (Tipo 2), vemos que o fator k é aproximadamente iagual a:

$$K_{corrente2} := \tan\left[\frac{\pi \cdot (\alpha_{corrente2} + 90)}{360}\right] = 4.5726$$

Com isto pode ser definido a frequência do zero e do pólo do compensador tipo 2:

$$fz1_{corrente2} := \left(\frac{fci2}{K_{corrente2}}\right) = 43.7385$$
 [Hz]

 $fp1_{corrente2} := (fci2 \cdot K_{corrente2}) = 914.5269$ [Hz]

O ganho do compensador em termos de valor absoluto é:



$$G_{\text{corrente2}} := 10^{\frac{-\text{AVi2}}{20}} = 7.3904$$

CALCULO DOS COMPONENTES







 $Ganho_{fc} = 20 \cdot \log(|FTLAicc2(2 \cdot \pi \cdot fci2)|) = -31.617$

[dB] Ganho zero na frequencia de cruzamento

A Função de Tranferência do compensador Tipo 2 é igual a:



A Função de Transferência de Laço Aberto com Compensador do sistema é igual a:

3.4. DISCRETIZAÇÃO DOS CONTROLADORES

Para discretização dos controladores foi utilizado o software Mathlab. Abaixo segue a linha de código utilizada para chegar na equação a diferenças de cada controlador.

%%% CONTROLE DA CORRETE dq
%%%
format long
formed forg
fs = 100e3;
Ts = 1/fs;
RR1 = 10e3;
CC2 = 67.90230773e-9;
CC1 = 343.50937709e-9;
RR2 = 182.47255843;
RR3 = 1.97672356e3;
CC3 = 5.23357115e-9;
$a = [1]/(Rz^2 CCI)]$
$D = [1 1/((RR1+RR3)^{-}(CS))],$
$a = [1 1/(RR3^{2}CC3)],$
$\mathbf{e} = \{1 \mid (\mathbf{cc1} + \mathbf{cc2}) / (\mathbf{Rr2} + \mathbf{cc1} + \mathbf{cc2})\},$
numCt3 = conv(a b);
demCL3 = conv(conv(c d), e);
disp('Controlador - Fator K - Tipo 3')
arrow (control arrow (RE1+RE3)/(RE1+RE3+C(2)))*f(n)mCt3 dem(t3)
cc_s = ((Act Act)/(Act Act Cc2/) ct (Humces, demees)
disp(' Tustin')
$Ct_3 z = c_2 d(Ct_3 s_T s_t tustin')$
num Ct3 z=cell2mat(Ct3 z.num)
den Ct3 z=cell2mat(Ct3 z.den)
a=num_Ct3_z(1);
b=num_Ct3_z(2);
c=num_Ct3_z(3);
d=num_Ct3_z(4);
a = 1 + day = (2)
$e^{-1/2} \operatorname{cden}_{\mathcal{O}(2)} (z_1 z_2 (z_1))$
$I = -1 \operatorname{cden}_{\mathcal{C}}(I_{\mathcal{C}}, \mathbb{Z}, \mathbb{Z}),$
g=-1^den_0t3_z(4);
fprintf(' uk ig = %0.6f*ek ig %0.6f*elk ig %0.6f*e2k ig +%0.6f*e3k ig +%0.6f*u1k ig
$ = \sum_{\alpha \in [\alpha]} \sum$

%0.b1*u2K_1q +%0.b1*u3K_1q; \n',a,b,C,d,e,I,g)
fprintf(' uk_id = %0.6f*ek_id %0.6f*e1k_id %0.6f*e2k_id +%0.6f*e3k_id +%0.6f*u1k_id %0.6f*u2k_id +%0.6f*u3k_id; \n',a,b,c,d,e,f,g)

%%% CONTROLE DA TENSÃO Vpri --%%% -

clc clear format long fs = 100e3/16;Ts = (1/fs);R1 = 10e3;% 1kHz C2 =2.320971e-6; C1 = 30.00598e-6; R2 = 549.866623; numCt2 = [C1*R2 1];demCt2 = [(R1*R2*C1*C2) R1*(C1+C2) 0]; disp('Controlador - Fator K - Tipo 2') $Ct2_s = tf(numCt2, demCt2)$ disp('---- Tustin') Ct2_z = c2d(Ct2_s,Ts, 'tustin') num_Ct2_z=cell2mat(Ct2_z.num) den_Ct2_z=cell2mat(Ct2_z.den) a=num_Ct2_z(1);

b=num_Ct2_z(2); c=num_Ct2_z(3);

d=-1*den_Ct2_z(2); e=-1*den_Ct2_z(3);

fprintf(' uk_vpri = %0.6f*ek_vpri +%0.6f*elk_vpri %0.6f*e2k_vpri +%0.6f*ulk_vpri %0.6f*u2k_vpri; \n',a,b,c,d,e)

%%% CONTROLE DA TENSÃO Vsec --%%%

clc
clear
format long
fs = 100e3/16;
Ts = (1/fs);

Rl = 10e3; % 1kHz C2 = 1.294911e-6; C1 = 15.191375e-6; R2 = 155.759013;

numCt2 = [C1*R2 1]; demCt2 = [(R1*R2*C1*C2) R1*(C1+C2) 0]; disp('Controlador - Fator K - Tipo 2') Ct2_s = tf(numCt2,demCt2)

disp('---- Tustin')
Ct2_z = c2d(Ct2_s,Ts,'tustin')

num_Ct2_z=cell2mat(Ct2_z.num)
den_Ct2_z=cell2mat(Ct2_z.den)

a=num_Ct2_z(1); b=num_Ct2_z(2); c=num_Ct2_z(3);

d=-1*den_Ct2_z(2); e=-1*den_Ct2_z(3);

fprintf(' uk_vsec = %0.6f*ek_vsec +%0.6f*elk_vsec %0.6f*e2k_vsec +%0.6f*ulk_vsec %0.6f*u2k_vsec; \n',a,b,c,d,e)

%%% CONTROLE DA TENSÃO iMag %%%

clc

clear
format long
fs = 100e3;
Ts = (1/fs);

R1 = 1e3; C2 = 23.35481109e-9; C1 = 468.8190533e-9; R2 = 7.7616023e3;

numCt2 = [C1*R2 1]; demCt2 = [(R1*R2*C1*C2) R1*(C1+C2) 0]; disp('Controlador - Fator K - Tipo 2') Ct2_s = tf(numCt2,demCt2)

disp('---- Tustin')
Ct2_z = c2d(Ct2_s,Ts,'tustin')

num_Ct2_z=cell2mat(Ct2_z.num)
den_Ct2_z=cell2mat(Ct2_z.den)

a=num_Ct2_z(1); b=num_Ct2_z(2); c=num_Ct2_z(3);

d=-1*den_Ct2_z(2); e=-1*den_Ct2_z(3);

fprintf(' uk_magAl = %0.6f*ek_magAl +%0.6f*elk_magAl %0.6f*e2k_magAl +%0.6f*ulk_magAl %0.6f*u2k_magAl; \n',a,b,c,d,e) fprintf(' uk_magBl = %0.6f*ek_magBl +%0.6f*elk_magBl %0.6f*e2k_magBl +%0.6f*ulk_magBl %0.6f*u2k_magBl; \n',a,b,c,d,e) fprintf(' uk_magCl = %0.6f*ek_magAl +%0.6f*elk_magCl %0.6f*e2k_magCl +%0.6f*ulk_magAl %0.6f*u2k_magAl = %0.6f*ek_magAl +%0.6f*elk_magAl %0.6f*e2k_magAl +%0.6f*ulk_magAl %0.6f*u2k_magAl = %0.6f*ek_magAl +%0.6f*elk_magAl %0.6f*e2k_magAl +%0.6f*ulk_magAl %0.6f*u2k_magAl : \n',a,b,c,d,e) fprintf(' uk_magB2 = %0.6f*ek_magB2 +%0.6f*elk_magB2 %0.6f*e2k_magB2 +%0.6f*ulk_magB2 %0.6f*u2k_magB2; \n',a,b,c,d,e) fprintf(' uk_magB2 = %0.6f*ek_magC2 +%0.6f*elk_magC2 %0.6f*e2k_magC2 +%0.6f*ulk_magC2 %0.6f*u2k_magC2; \n',a,b,c,d,e)

APÊNDICE D – PROJETO DOS ELEMENTOS MAGNÉTICOS



PROJETO INDUTOR DE ENTRADA - iLin (TOROIDAL)

Esta planilha descreve o projeto dos indutores de entrada, com base na planilha feita por Antonio Dias. Foram utilizados núcleos toroidais da Magmattec.

Especificações de Projeto:

$L := 0.25 \cdot 10^{-3} = 2.5 \times 10^{-4}$	[H]	(Indutância)
I ₀ := 13	[A]	(Corrente pico)
$\Delta I := 5\% \cdot I_0 = 0.65$	[A]	(Corrente ca)
$f_s := 100 10^3$	[Hz]	(frequência de ondulação)
B _m := 1.1	[T]	(Densidade de Fluxo)
$T_{rise} \coloneqq 25$	[°C]	(Elevação de Temperatura)
$I_{ef} := \frac{I_o}{\sqrt{2}} = 9.192$		

Passo 1: Cálculo da energia

I :=
$$I_0 + \frac{\Delta I}{2} = 13.325$$
 [A]
Energy := $\frac{L \cdot l^2}{2} = 0.022$ [W-s]

Passo 2: Cálculo do produto das áreas Ap

Fator de utilização da janela: $K_u := 0.4$ Constante do núcleo do tipo pó de ferro: $K_j := 403$ Tabela 3.1, da página 106 do livro de referência

[cm]

$$\mathbf{A}_p := \left(\frac{2 \cdot \mathrm{Energy} \cdot 10^4}{\mathbf{B}_m \cdot K_u \cdot K_j}\right)^{1.14} = 2.846 \qquad \text{[cm^4]}$$

Passo 3: Seleção do núcleo

Núcleo Pó de Ferro 034 - Produto: MMT034T7713 Código da Peça: 9000.034077.131010



[cm²] Valor A no datasheet do fabricante

 $t := 49 \cdot 10^{-1} = 4.9$



ML1 = $0.0(\phi_{ext} + 211) = 0.200$

(10.2 - 5.72) + 2.3.3 = 11.08

Passo 4: Cálculo da densidade de corrente:

y := -0.12 Tabela 3.1, da página 106 do livro de referência

$$J := K_j \cdot A_p^y = 266.201$$

[Densidade de corrente adotada. Recomenda-se entre 350-450]

Passo 5: Cálculo da área do condutor:

$$A_{\rm wB} := \frac{I_{\rm ef}}{I} = 36.77 \times 10^{-3}$$
 [cm²]

Passo 6: Seleção do condutor (Se a área não é maior do que 10% da caclulada, deve-se selecionar a próxima menor área):



Passo 7: Cálculo da área efetiva da janela:

 $S_3 := 0.75$ Valor típico

$$W_{aeff} := W_a \cdot S_3 = 14.143$$
 [cm²]

Passo 8: Cálculo do número máximo de espiras:

$$\begin{split} S_2 &:= 0.6 \quad \text{Valor tipico} \\ \mathbb{X} &:= \operatorname{ceil}\!\left(\frac{W_{aeff} \cdot S_2}{n_{cond'}A_{wIns}}\right) = 176 \qquad [voltas] \end{split}$$

Passo 10: Cálculo do número de espiras requerido:

AL := 34.5 $\mathbf{N} := \operatorname{ceil}\left(\sqrt{\frac{\mathbf{L} \cdot 10^9}{\mathrm{AL}}}\right) = 86$

As unidades de L e AL devem ser as [voltas] mesmas.

[nH/esp²]

[Oe]

[Figura 1]

Passo 11: Cálculo da força magnetizante CC:

 $u_r := 3$ $\text{H1:}=\frac{0.4\cdot\pi\cdot\text{N}\cdot\text{I}}{\text{MPL}}=72.729$ %_{H1} := 0.8

[Permeabilidade relativa - Datasheet]

 $\mu_{H1} := M_{H1} \cdot \mu_r = 26.4$

Passo 12: Reajuste do número de espiras:



Número de espiras anterior:

N = 86

N1 := ceil
$$\left(\sqrt{\frac{L \cdot 10^9}{\%_{H1} \cdot AL}} \right) = 96$$

$$\underset{\text{MPL}}{\text{H2:}} = \frac{0.4 \cdot \pi \cdot \text{N1} \cdot \text{I}}{\text{MPL}} = 81.186$$

 $%_{H2} := 0.75$

N2 := ceil
$$\left(\sqrt{\frac{L \cdot 10^9}{\%_{H2} \cdot AL}} \right) = 99$$

 $H3 := \frac{0.4 \cdot \pi \cdot N2 \cdot I}{MPL} = 83.723$ [Oe]

Finalizam-se as iterações e tem-se:

N := N2 = 99

Convertendo H3 [Oe] para H3 [A/m]:

$$1\text{Oe} = \frac{1000}{4 \cdot \pi} \frac{\text{A}}{\text{m}}$$

 $H3_{Am} := \frac{1000}{4 \cdot \pi} \cdot H3 = 6.662 \times 10^3$ [A/m]

 $\mu_{\text{H3}} := \%_{\text{H3}} \cdot \mu_{\text{r}} = 19.8$

 $B3 := 4 \cdot \pi \cdot 10^{-7} \cdot \mu_{H3} \cdot (H3_{Am}) = 0.166$ [T]

 $B3.10000 = 1.658 \times 10^3$ [G]

[Tabela de perdas do Núcleo vs Densidade de Fluxo CA]

Para 2696 Gauss, tem-se: 0.1W/cm3. Sendo o volume de 171cm3, calculam-se as perdas no núcleo:

 $0.150 \cdot 171 = 25.65$

Passo 13: Cálculo da resistência de enrolamento:

 $\underset{\text{NV}}{\text{R}} := \text{MLT} \cdot \frac{\text{N}}{\text{n}_{\text{cond}}} \cdot \text{resistance} \cdot 10^{-6} = 34.039 \times 10^{-3} \quad [\Omega] \qquad \text{A 20°C}$

 $R_{medida.25^{\circ}C} := 0.09746$

$$R_{medida.57^{\circ}C} := 0.112$$

Passo 14: Cálculo das perdas no cobre:

$$P_{cu} := I_{ef}^{2} \cdot R = 2.876$$
 [W]

Passo 15: Cálculo do fluxo CA:

$$B_{ca} := \frac{0.4 \cdot \pi \cdot N \cdot \left(\frac{\Delta I}{2}\right) \cdot \mu_{r} \cdot 10^{-4}}{MPL} = 6.739 \times 10^{-3} \quad [T] \qquad G_{ca} := B_{ca} \cdot 10^{4} = 67.387 \quad [G]$$

Passo 16: Perdas no núcleo:

$$\begin{split} &k := 0.551 \quad \underset{k:f_{s}}{\overset{m}{\longrightarrow}} = 1.23 \quad n := 2.12 \\ & \text{Figura 5.4, da página 206 do livro de referência} \\ & \text{mW}_{g} := k \cdot f_{s}^{\ m} \cdot B_{ca}^{\ n} \cdot 10^{-2} = 0.194 \\ & 0.5 \cdot 171 = 85.5 \\ & \text{P}_{fe} := \text{mW}_{g} \cdot \text{W}_{tfe} \cdot 10^{-3} = 0.04 \\ \end{split}$$

Passo 17: Perdas totais:

$$P_{\Sigma} := P_{cu} + P_{fe} = 2.917$$
 [W]

Passo 18: Cálculo da densidade de energia (W por unidade de área):

$$\psi := \frac{P_{cu}}{A_t} = 0.017 \qquad \qquad [\text{W/cm}^2] \label{eq:phi}$$

Passo 19: Comprimento do fio:

MLT = 8.208 [cm]

$$L_{w} = \frac{MLT}{100} \cdot N = 8.126$$
 [m]

Passo 20: Verificando ocupação:

$$W_a = 18.857$$
 [cm^2]
 $A_{wIns} = 4.837 \times 10^{-3}$ [cm^2]
 $A_{wIns} \cdot n_{cond'} N = 4.789$

Passo 21: Elevação de Temperatura:

$$\Delta T := 23 \cdot A_p^{-0.37} \cdot P_{\Sigma} = 18.677$$
$$T_{ambiente} := 26$$

 $T_{\text{final}} \coloneqq T_{\text{ambiente}} + \Delta T = 44.677$



PROJETO DO AUTOTRANSFORMADOR (TOROIDAL)

Esta planilha descreve o projeto dos autotransformadores presentes na célula de comutação de tres estados.

• Especificações:

$\Delta I_L := 10\%$		(Máxima ondulação da corrente de saída)
$f_{S} := 50000$	[Hz]	(Frequência de chaveamento)
$\eta \coloneqq 0.96$		(Rendimento do CC/CC)
V _{dc} := 700		(Tensão Máxima no Barramento cc)
$P_i := \frac{6000}{3 \cdot \eta}$	$P_{i} = 2083$	[W]

• Parâmetros Assumidos:

$V_{mag} := V_{dc} = 7E+002$

$$\begin{split} & K_{u} \coloneqq 0.4 & (Fator de utilização da área da janela (Aw) do núcleo) \\ & K_{T} \coloneqq 63.35 & (Constante empírica tabelada, válida para os núcleos EE) \\ & \Delta T \coloneqq 40 & (Acrescimo de temperatura, acima da ambiente) \\ & K_{j} \coloneqq K_{T} \cdot \Delta T^{0.5} & (Constante empírica que depende do acrescimo de temperatura) \\ & \Delta B \coloneqq 0.21 \end{split}$$

Produto das áreas:

$$A_{\mathbf{p}} := \left[\frac{P_i \cdot 10^4}{4K_{\mathbf{u}} \cdot K_j \cdot \Delta \mathbf{B} \cdot \mathbf{f}_s} \cdot \left(\frac{1}{\eta}\right)\right]^{\frac{1}{1-x}}$$

A_p = 3.78E+000

Núcleo escolhido: - MMT140T5020



- (Produto da área do núcleo escolhido) (Área efetiva)
- (Fator de indutância sem gap)
- (Comprimento médio de uma espira)
- (Peso aproximado em gramas, para cada E)

Número de espiras de cada primário:



Indutância magnetizante do primário:





 $A_{l} = 4.7E-006$

Corrente de magnetização:

$$I_{mag} := \frac{V_{mag}}{2 L_{mp} \cdot f_s}$$





Densidade de corrente no fio:



[A/cm2]

[A]

• Valor eficaz da corrente primária (Ipef):

$$I_{pef} := 4.5$$

 $I_{pef} = 4.5E + 000$

[cm]

• Área de cobre necessária aos enrolamentos primários:

$$A_{cu_p} := \frac{l_{pef}}{J}$$
 $A_{cu_p} = 0.010000$ [cm2] $I_{pef} = 4.5E+000$

J = 292

• Definição do fio de todos os enrolamentos:

$$d_{max} := \frac{15}{\sqrt{f_s}} \qquad \qquad d_{max} = 0.067$$

EPCOS: B64290L0082X087

Fio := 20	[AWG]
$d_{fio} \coloneqq 0.089$	[cm]
$A_{cu_{fio}} \coloneqq 0.005176$	[cm2]
$A_{cu_{fio_{iso}}} := d_{fio}^2$	[cm]
$R_{fio} := 0.000445$	$[\Omega/cm]$

Número de fios dos enrolamentos primários:

 $n_{f_p} := ceil \left(\frac{A_{cu_p}}{A_{cu_fio}} \right)$ $\frac{A_{cu_p}}{A_{cu_fio}} = 1.93E+000$ [fios] $n_{f} = 2E + 000$

Comprimento dos fios do enrolamento primário:

 $l_{fio_p} := N_p \cdot \frac{CME}{100}$

 $l_{fio p} = 6.84$

Resistência dos fios do enrolamento primário:

 $\mathbf{R}_{prim} \coloneqq \frac{1}{\mathbf{n}_{f_p}} \cdot \mathbf{N}_{ptotal} \cdot \mathbf{CME} \cdot \mathbf{R}_{fio}$

$$R_{prim} = 304.274 \times 10^{-3}$$

[m]

Perdas:

$R_{T} := 23 \cdot A_{p}^{-0.37}$	$R_{T} = 8.71E+000$	(Resistência témica do núcleo)
$V_e = 2.34E+001$		
$P_v := 0.07 \cdot 2^{1.36}$	P _v = 1.8E-001 [W/cm3]
$P_n := P_v \cdot V_e$	$P_n = 4.2E+000$ [W]	(Perdas no núcleo)
$P_p := I_{pef}^2 \cdot R_{prim}$	$P_p = 6.16E+000$ [W]	(Perdas no primário)
$P_{total} := P_n + 2 \cdot (P_p)$	P _{total} = 1.65E+001 [W]	(Perda total)
$\Delta T := R_T \cdot P_{total}$	$\Delta T = 1.44E + 002$	(Elevação de temperatura)
Viabilidade da execução:		
Area_p := $N_p \cdot A_{cu_fio_iso} \cdot n_{f_p}$	Area_p = 1.35	

Area_total = 1.35

Area_total := Area_p

Area_disponivel := $\frac{A_p}{A_e}$

Utilização := Area_total Area_disponivel



Area_disponivel = 7.08E+000



PROJETO TRANFORMADOR (TOROIDAL)

Esta planilha descreve o projeto do transformador principal, que liga o primário ao secundário.

•	Relação de Transformação:
Р	$in := 6 \cdot 10^3$
f	$:= 50 \cdot 10^3$

 $\eta\coloneqq 0.96$

Vsec := 380

Vpri := 666

$$n := \frac{Vsec}{Vpri} = 570.57 \times 10^{-3}$$

 $V_{mag} := Vpri = 666 \times 10^{0}$

• Parâmetros Assumidos:

K _u := 0.4	(Fator de utilização da área da janela (Aw) do núcleo)
K _T := 63.35	(Constante empírica tabelada, válida para os núcleos EE)
$\Delta T := 40$	(Acrescimo de temperatura, acima da ambiente)

 $K_j := K_T \cdot \Delta T^{0.5} = 400.66 \times 10^0$ (Constante empirica que depende do acrescimo de temperatura)

$$Bmax := \frac{0.1}{100000}, 0.05 \dots 0.3$$

x := 0.12

Produto das áreas:



Núcleo escolhido: - MMT140T5020	
$\phi_{int} \coloneqq 38 \cdot 10^{-1} = 3.8 \times 10^{0}$	
$\phi_{ext} \coloneqq 63 \cdot 10^{-1} = 6.3 \times 10^{0}$	
A _e := 3.06	(Área efetiva - Valor de "A" no datasheet)
$A_{\rm W} \coloneqq \pi \cdot \left(\frac{\Phi_{\rm int}}{2}\right)^2 = 11.34 \times 10^0$	$A_{e} \cdot A_{w} = 34.7 \times 10^{0}$
$A_{p_calc} := A_e \cdot A_w = 34.7 \times 10^0$	(Produto da área do núcleo escolhido)
$H_n := 25 \times 10^{-1} = 2.5 \times 10^{0}$	(Altura do Núcleo)
$AL := 5300 \cdot 10^{-9}$	(Fator de indutância sem gap)
$CME := 1.5 \cdot \left(\varphi_{ext} - \varphi_{int} + 2H_n \right) = 11.25$	× 10 ⁰ Comprimento médio de 1 espira Perimetro do núcelo + 50%
$V_e := 46.5$ (Volume cm ³)	
NÚMERO DE ESPRIRAS: $V_{mag} =$	666×10^0 $A_e = 3.06 \times 10^0$
$N_{p}(Bmax) := ceil\left(\frac{V_{mag} \cdot 10^{4}}{4Bmax \cdot f_{s} \cdot A_{e}}\right) \qquad N_{p}(0.134)$	$46) = 81 \times 10^0$
$N_{s}(Bmax) := ceil \left(\frac{V_{mag} \cdot 10^{4}}{4Bmax \cdot f_{s} \cdot A_{e}} \cdot n \right) \qquad N_{s}(0.134)$	$16) = 47 \times 10^{0}$
Fução de Converção do diâmetro para AWG	
$\pi := 3.141592654$	
AWG(Diametro_fio) := $ \mathbf{r} \leftarrow 50 $	_ 7
while Diametro	$p_{\text{fig}} \ge \frac{2.54}{20} \cdot 10^{\frac{-1}{20}}$
	- π

Efeito pelicular sobre os enrolamentos:

$$P := \frac{7.5}{\sqrt{f_s}} = 33.54 \times 10^{-3}$$

Profundidade de penetração

Diametro_máximo := 2·P

Diametro_máximo =
$$67.08 \times 10^{-3}$$
 [cm2]

Otimizando o valor do diâmetro máximo para minimizar as perdas, é utilizado somente 37% deste valor. Então:

Diametro otimo := $2 \cdot P \cdot 1 = 67.08 \times 10^{-3}$ [cm2]

Para este diametro temos a AWG calculada abaixo:

AWG(Diametro_otimo) = 21×10^{0}

[AWG]

CONDUTOR ESCOLHIDO 21 AWG:

SCOLHA	0 FI0 >>>	FIO := "AWG21"
A _{cu}	(0.004105)	
A _{fio}	0.004103	
D :=	0.003004	if $FIO = "AWG21"$
	0.080	1110 110021
fio	0.000561	
d_R	(0.0003255)	
	0.004013	
	0.064	if FIO = "AWG22"
	0.071	
	0.000708	
	(0.002582)	
	0.003221	
	0.057	if FIO = "AWG23"
	0.064	
	(0.000892)	
	(0.002047)	
	0.002586	
	0.051	if FIO = "AWG24"
	0.057	
	(0.001125)	
	(0.001624)	
	0.002078	
	0.045	if FIO = "AWG25"
	0.051	
	(0.001419)	
	(0.001287)	
	0.001671	
	0.040	if FIO = "AWG26"
	0.046	
	(0.001789)	

$A_{cu} = 4.11 \times 10^{-3}$	Area do Cobre (cm ²)
$A_{fio} = 5 \times 10^{-3}$	Area com Isolamento (cm ²)
$D_{cu} = 72 \times 10^{-3}$	Diametro do Cobre (cm)
$D_{\text{fio}} = 80 \times 10^{-3}$	Diametro com Isolamento (cm)
$d_{R} = 561 \times 10^{-6}$	$[\mu\Omega/cm - 100^{\circ}C]$

Densidade de corrente no fio:

fiop

J_necessario :=
$$K_j \cdot (A_e \cdot A_w)^{-x} = 261.78 \times 10^0$$
 J.:= $\begin{pmatrix} 250 \\ 300 \\ 350 \\ 400 \\ 450 \end{pmatrix}$

• Valor eficaz da corrente primária (Ipef):

$$I_{\text{pef}} := \frac{6000}{666} = 9.01 \times 10^0$$
 [A]

$$S_{cp} := \frac{{}^{1}pef}{J}$$

$$N_{fiop} := ceil \left(\frac{S_{cp}}{A_{cu}} \right)$$

$$S_{cp} := N_{p}(B_{max}) := N_{p}(B_{max}) \cdot CME$$

$$N_{fiop} = \begin{pmatrix} 9 \times 10^{0} \\ 8 \times 10^{0} \\ 7 \times 10^{0} \\ 6 \times 10^{0} \\ 5 \times 10^{0} \end{pmatrix}$$

$$J = \begin{pmatrix} 250 \times 10^{0} \\ 300 \times 10^{0} \\ 400 \times 10^{0} \\ 450 \times 10^{0} \end{pmatrix}$$

• Valor eficaz da corrente secundária (Isef):

$I_{sef} := \frac{I_{pef}}{n} = 15.79 \times 10^{0}$	[A]	
$S_{cs} := \frac{I_{sef}}{J}$	$\begin{pmatrix} 16 \times 10^{0} \\ 13 \times 10^{0} \end{pmatrix} \qquad \begin{pmatrix} 250 \times 10^{0} \\ 300 \times 10^{0} \end{pmatrix}$	$\binom{0}{0}_{0}^{0}$
$N_{fios} := ceil\left(\frac{S_{cs}}{A_{cu}}\right)$	$N_{fios} = \begin{vmatrix} 11 \times 10^{0} \\ 10 \times 10^{0} \end{vmatrix} \qquad J = \begin{vmatrix} 350 \times 10^{0} \\ 400 \times 10^{0} \end{vmatrix}$	0°c
$Comp_do_fio_{S}(B_{max}) := N_{S}(B_{max}) \cdot CME$	$\left(9 \times 10^{0}\right)$ $\left(450 \times 10^{10}\right)$	0 ⁰

Indutância magnetizante do primário:

$L_{mp} := N_p (0.1346)^2 \cdot AL$ $L_{mp} = 34.77 \times 10^{-5}$ [H] $AL = 5.3 \times 10^{-5}$	$L_{mp} := N_p(0.1346)^2 \cdot AL$	$L_{mp} = 34.77 \times 10^{-3}$ [H]	$AL = 5.3 \times 10^{-6}$
---	------------------------------------	-------------------------------------	---------------------------

Indutância magnetizante do secundário:

$$L_{ms} := N_s (0.1346)^2 \cdot AL$$
 $L_{ms} = 11.71 \times 10^{-3}$ [H]

Corrente de magnetização:

$$I_{mag} := \frac{V_{mag}}{2L_{mp} \cdot f_s}$$
 $I_{mag} = 191.53 \times 10^{-3} [A]$

VERIFICAÇÃO DA EXECUÇÃO

 $\acute{A}rea_necess\acute{a}ria(B_{max}) \coloneqq N_p(B_{max}) \cdot A_{fio} \cdot N_{fiop} + N_s(B_{max}) \cdot A_{fio} \cdot N_{fios}$

$$F_{e}(B_{max}) := \left(\frac{Area_{necessaria}(B_{max})}{A_{w}}\right)$$

CALCULO DE PERDAS

Perdas no cobre primário:

$$\begin{array}{l} \mbox{Resistência do enrolamento:} \quad \mbox{R}_p (\mbox{B}_{max}) \coloneqq \frac{\mbox{Comp_do_fio}_p (\mbox{B}_{max}) \cdot \mbox{d}_R}{\mbox{N}_{fiop}} \\ \mbox{P}_p (\mbox{B}_{max}) \coloneqq \mbox{R}_p (\mbox{B}_{max}) \cdot \mbox{I}_{pef}^2 \quad \mbox{[W]} \end{array}$$

Perdas no cobre secundário:

Perdas totais no cobre: $P_{cu}(B_{max}) := P_p(B_{max}) + P_s(B_{max})$ [W]

Perdas no Núcleo: a := 0.074

$$c_{ki} = 1.43$$

$$d := 2.85$$

$$P_L(B_{max}) := a \cdot \left(\frac{f_s}{1000}\right)^c \cdot (10 \cdot B_{max})^d$$

$$P_{Lf}(B_{max}) := \frac{P_L(B_{max})}{1000} \cdot V_e$$

Perdas Totais:

 $P_{T}(B_{max}) := P_{cu}(B_{max}) + P_{Lf}(B_{max})$









DEFINIÇÃO DO PROJETO:

Bmax_ut := 0.145	Valor escolhido para o projeto					
			$\left(9 \times 10^{0}\right)$		(250×10^{0})	}
FIO = "AWG21"			8×10^0		300×10^{0}	
$N_{p}(Bmax_{ut}) = 76 \times 10^{0}$	Numero de espiras do primário	N _{fiop} =	7×10^{0}	J =	350×10^0	
N (Dense with 42×10^0	Numero de espiras do secundário		6×10^0		400×10^0	
$N_{\rm S}({\rm Bmax_ut}) = 45 \times 10$	Numero de espiras do secundario		$\left(5 \times 10^{0}\right)$		(450×10^{0})	
	Numero de fios em paralelo (Primário)					
		ſ	16×10^0		$250 \times 10^{\circ}$	1
	Numero de fios em paralelo (Secundário)		13×10^0		300×10^0	
$L_{c} := \frac{CME}{N} \cdot N_{c} (Bmax ut) \cdot 1.2 = 10.26 \times 10^{0}$	Comprimento do fio (Primário)	N _{fios} =	11×10^{0}	J =	350×10^0	
p 100 p(1		10×10^0		400×10^0	
$L_{s} := \frac{CME}{100} \cdot N_{s}(Bmax_{ut}) \cdot 1.2 = 5.81 \times 10^{0}$	Comprimento do fio (Secundário)	($\left(9 \times 10^0\right)$		(450×10^{0}))



PROJETO INDUTOR DE DISPERSÃO - Lsec (NUCLEO EE)

Este trabalho tem o objetivo de projetar os indutores de dispersão presentes no secundário do conversor.

1. ESPECIFICAÇÕES:

$Lr := 40 \cdot 10^{-6}$	[H]	Valor do Indutor
$IL_{rms} := \frac{15}{\sqrt{2}} = 10.607$	[A]	Corrente eficaz
$IL_{peak} := 15$	[A]	Corrente de pico
$\Delta \text{IIL} := 2 \cdot \text{IL}_{\text{peak}} = 30$		
Jmax := 570	[A/cm2]	Densidade de corrente
Kw := 0.7		
Bmax := 0.12	[T]	Densidade de fluxo maximo
$fs := 50 \cdot 10^3$	[Hz]	Frequencia de operação
$\mu o := 4 \cdot \pi \cdot 10^{-7}$	[Tm/A]	Permeabilidade do ar
T.:= 90	[C]	Temperatura de operação

2. ESCOLHA DO FIO:

 $\pi :=$

Fução de Converção do diâmetro para AWG

Efeito pelicular sobre os enrolamentos:

 $P := \frac{7.5}{\sqrt{fs}} = 0.034$

Profundidade de penetração

Diametro máximo := $2 \cdot P$

Diametro máximo = 0.067

[cm2]

Otimizando o valor do diâmetro máximo para minimizar as perdas, é utilizado somente 37% deste valor. Então:

[cm2] Diametro otimo := $2 \cdot P \cdot 1 = 0.067$

Para este diametro temos a AWG calculada abaixo:

AWG(Diametro otimo) = 21 [AWG]

AWG_utilizado := AWG(Diametro_otimo) = 21 [AWG]

AWG_utilizado := 25 <<<< AUI PODE DEFINIR OUTRO VALOR

Diâmetro máximo do fio sem isolamento em centímetros:

$$Dp := \frac{2.54}{\pi} \cdot 10 \frac{-AWG_utilizado}{20} = 0.045$$

Secção do fio sem isolamento em centímetros quadrados

Sfio_pelicular :=
$$\pi \cdot \left(\frac{Dp}{2}\right)^2$$
 Sfio_pelicular = 0.001624

Escolha do fio para o enrolamento :

$$A_{Cu} := \frac{15}{J_{max}} = 0.026$$
 [cm2]

Fios paralelos no enrolamento:

No_fiosParalelo := ceil
$$\left(\frac{A_{Cu}}{\text{Sfio pelicular}}\right) = 17$$
 $\frac{A_{Cu}}{\text{Sfio pelicular}} = 16.209$

A_{Cu} $- = 1.548 \times 10^{-3}$ $Ap_{Cu} := \frac{1}{No_{fiosParalelo}}$

[cm2]

 $IL_{rms} = 10.607$ Jmax = 570

FIO ESCOLHIDO: AWG utilizado = 25

Diâmetro do fio sem isolamento em centímetros

$$Dx := \frac{2.54}{\pi} \cdot 10^{\frac{-AWG_utilizado}{20}} = 0.045$$

Secção do fio sem isolamento em centímetros quadrados

Sfio :=
$$\pi \cdot \left(\frac{Dx}{2}\right)^2$$
 Sfio = 0.001624
Diâmetro do fio com isolamento em centímetros

$$Dx_iso := Dx + 0.028 \cdot \sqrt{Dx}$$
 $Dx_iso = 0.051$

Secção do fio com isolamento em centímetros quadrados

Sfio_iso :=
$$\pi \cdot \left(\frac{Dx_iso}{2}\right)^2 = 2.078 \times 10^{-3}$$

Densidade de corrente final será:

 $J_{final} := \frac{IL_{rms}}{Sfio \cdot No_{fios}Paralelo} = 384.299$ [A/cm^2]

2. ESCOLHA DO NUCLEO:

 $AeAw_{calculado} := \frac{Lr \cdot IL_{rms} \cdot IL_{peak} \cdot 10^4}{Kw \cdot Jmax \cdot Bmax} = 1.329 \quad [cm4]$

SCOLHA O MODELO DO NUCLEO >>> nucleo := "MMT140EE4220"





O número de espiras do indutor deve ser:



NL := floor(NL) = 20O entreferro deve ser ajustado em: [espiras]

[espiras]

$$\mu o = 1.257 \times 10^{-6}$$

 $Lr = 4 \times 10^{-5}$

 $IL_{peak} = 15$

Bmax = 0.12

$$lg := \frac{\mu o \cdot NL^2 \cdot Ae \cdot 10^{-2}}{Lr} = 0.302$$
 [cr

3. POSSIBILIDADE DE EXECUÇÃO:

Possibilidade de execução (menor ou igual 0.5):



 $A_{Cu \ isol} \coloneqq Sfio_iso\cdotNL\cdotNo_fiosParalelo = 0.706$ [cm2]

 $ku := \frac{A_{Cu_isol}}{Aw} = 0.276 \qquad Possibilidade := |"OK" if ku < 0.5]$

"Núcleo muito pequeno ! Escolha outro!" if ku ≥ 0.5

4. PERDAS NO NÚCLEO:

Perdas volumétricas para a frequência e densidade de fluxo de projeto. Dadas em catálogo do material.

P vol := 0.080 [W/m3]

$P_n := Ve P_vol = 1.015$	[W]	Ve = 12.69
---------------------------	-----	------------

Perdas nos enrolamentos:

 $R_{fio25} := 0.001419$

$$P_{e} := \frac{R_{fio25} \cdot 9}{No fiosParalelo} \cdot NL \cdot \left(IL_{rms}^{2}\right) = 1.69 \qquad [W]$$

Perdas totais:

P t := P n + P e = 2.705[W]

4. PERDAS NO NÚCLEO:

CME := 9	comprimento medio da espira
$Comprimento_{fio} := CME \cdot 30 + 30 = 300$	comprimento do fio

UFC - Universidade Federal do Ceará DEE - Departamento da Eng. Elétrica Doutorado em Engenharia Elétrica Doutorando: Bruno Ricardo de Almeida Orientador: Demercil S. Oliveira Jr



PROJETO INDUTOR DE iMag (NÚCLEO EE)

Esta planilha descreve todo o projeto dos indutores utilizados para medir a corrente magnetizante.

1. ESPECIFICAÇÕES:

$Lr := 5 \cdot 10^{-3}$	[H]	Valor do Indutor
$IL_{rms} := \frac{0.7}{\sqrt{2}}$	[A]	Corrente eficaz
IL _{peak} := 0.7	[A]	Corrente de pico
$\Delta IIL := 1.4$		
Jmax := 500	[A/cm2]	Densidade de corrente
Kw := 0.7		
Bmax := 0.15	[T]	Densidade de fluxo maximo
$fs := 50 \cdot 10^3$	[Hz]	Frequencia de operação
$\mu o := 4 \cdot \pi \cdot 10^{-7}$	[Tm/A]	Permeabilidade do ar
,,;= 90	[C]	Temperatura de operação

2. ESCOLHA DO FIO:

Fução de Converção do diâmetro para AWG

 $\pi := 3.141592654$

AWG(Diametro fio) := $| \mathbf{r} \leftarrow 50$ while Diametro_fio $\geq \frac{2.54}{\pi} \cdot 10^{20}$ $r \leftarrow r - 1$

Efeito pelicular sobre os enrolamentos:

$$P := \frac{7.5}{\sqrt{fs}} = 0.034$$

Profundidade de penetração

Diametro máximo := 2·P

Diametro máximo = 0.067

[cm2]

Otimizando o valor do diâmetro máximo para minimizar as perdas, é utilizado somente 37% deste valor. Então:

Diametro otimo := $2 \cdot P \cdot 1 = 0.067$ [cm2]

Para este diametro temos a AWG calculada abaixo:

[AWG] AWG(Diametro otimo) = 21

AWG utilizado := AWG(Diametro otimo) = 21 [AWG]

AWG_utilizado := 24

<<< AUI PODE DEFINIR OUTRO VALOR

Diâmetro máximo do fio sem isolamento em centímetros:

$$Dp := \frac{2.54}{\pi} \cdot 10^{\frac{-AWG_utilizado}{20}} = 0.051$$

Secção do fio sem isolamento em centímetros quadrados

Sfio_pelicular :=
$$\pi \cdot \left(\frac{Dp}{2}\right)^2$$
 Sfio_pelicular = 0.002044

Escolha do fio para o enrolamento :

$$A_{Cu} := \frac{IL_{rms}}{J_{max}} = 9.899 \times 10^{-4} [cm2]$$

Fios paralelos no enrolamento:

No_fiosParalelo := ceil
$$\left(\frac{A_{Cu}}{Sfio pelicular}\right) = 1$$

$$Ap_{Cu} := \frac{A_{Cu}}{N_0 \text{ fiosParalelo}} = 9.899 \times 10^{-4}$$
 [cm2]

FIO ESCOLHIDO: AWG utilizado = 24

No fiosParalelo = 1

Diâmetro do fio sem isolamento em centímetros

$$Dx := \frac{2.54}{\pi} \cdot 10^{\frac{-AWG_utilizado}{20}} = 0.051$$

Secção do fio sem isolamento em centímetros quadrados

Sfio :=
$$\pi \cdot \left(\frac{Dx}{2}\right)^2$$
 Sfio = 0.002044

Diâmetro do fio com isolamento em centímetros

$$Dx_{iso} := Dx + 0.028 \cdot \sqrt{Dx} \qquad Dx_{iso} = 0.057$$

$$= 1$$
 $\frac{A_{Cu}}{Sfio pelicular} = 0.484$

Jmax = 500

Secção do fio com isolamento em centímetros quadrados

Sfio_iso :=
$$\pi \cdot \left(\frac{Dx_iso}{2}\right)^2 = 2.582 \times 10^{-3}$$

Densidade de corrente final será:

$$J_{\text{final}} \coloneqq \frac{\text{IL}_{\text{rms}}}{\text{Sfio} \cdot \text{No}_{\text{fiosParalelo}}} = 242.173 \qquad [A/cm^2]$$

2. ESCOLHA DO NUCLEO:

 $AeAw_{calculado} := \frac{Lr \cdot IL_{rms} \cdot IL_{peak} \cdot 10^{4}}{Kw \cdot Jmax \cdot Bmax} = 0.33$ [cm4]





O número de espiras do indutor deve ser:



[espiras] [espiras]

 $Lr = 5 \times 10^{-3}$

 $IL_{peak} = 0.7$

Bmax = 0.15

 $\mu o = 1.257 \times 10^{-6}$

O entreferro deve ser ajustado em:

$$lg := \frac{\mu o \cdot NL^2 \cdot Ae \cdot 10^{-2}}{Lr} = 0.112$$
 [cm]

3. POSSIBILIDADE DE EXECUÇÃO:

Possibilidade de execução (menor ou igual 0.5):

$$A_{Cu_isol} := Sfio_iso\cdot NL \cdot No_fiosParalelo = 0.493$$
 [cm2]

Sfio_iso =
$$2.582 \times 10^{-3}$$

NL = 191
No fiosParalelo = 1

$$ku := \frac{A_{Cu_isol}}{A_W} = 0.413$$
 Possibilidade := "OK"

"Núcleo muito pequeno ! Escolha outro!" if $ku \ge 0.5$

[W]

$$\underbrace{\text{Ve}}_{1000^3} = 8.174 \times 10^{-9} \quad [\text{ m^3]}$$

Ve2 := Ve = 8.174

if ku < 0.5

Perdas volumétricas para a frequência e densidade de fluxo de projeto. Dadas em catálogo do material

$$P_{vol} := 80$$
 [kW/m3]

$$P n := Ve \cdot P vol \cdot 1000 = 6.539 \times 10^{-4}$$

Perdas nos enrolamentos:

$$\begin{split} \rho &\coloneqq 2.08 \cdot 10^{-6} & \left(\frac{\text{NL} \cdot \text{le} \cdot \rho}{\text{A}_{\text{Cu}} \cdot \text{NL}} \cdot \text{IL}_{\text{rms}}^2 \right) \cdot [1.4 + 0.004 \cdot (\text{T} - 25)] \\ \text{R}_{\text{fio25}} &\coloneqq 0.001419 & \\ \text{Twissing} & \text{Temperature de operação} \end{split}$$

$$P_e := \frac{R_{fio25} \cdot 9}{No_{-} fiosParalelo} \cdot NL \cdot \left(IL_{TMS}^2\right) = 0.598$$
[W]

Perdas totais:

$$P_t := P_n + P_e = 0.598$$
 [W]

Cálculo aproximado de elevação de temperatura:

Rth := 40 °C/W Resistência térmica do indutor

 $\Delta T_n := Rth \cdot P_t = 23.931$ °C

RESUMO DO PROJETO:

nucleo = "EE $30/1$:	5/14"	[Nucleo utilizado]
NL = 191		[Número de espiras]
AWG_utilizado =	24 [AWG]	[Tipo de Fio]
No_fiosParalelo =	1	[Número de fios em paralelo]
$J_{\text{final}} = 242.173$	[A/cm^2]	
lg = 0.112	[cm]	[Gap]
ku = 0.413		[Possibilidade de execução ku<0.5]
Possibilidade = "C	OK"	
$P_t = 0.598$	[W]	[Perdas no indutor]

APÊNDICE E – CÓDIGO EM LINGUAGEM DE PROGRAMAÇÃO C UTILIZADO NAS SIMULAÇÕES DO PSIM®

```
// FILE: ControleMagnetizantePSIM.c
// TITULO: Retificador Trifásico Bidirecional (Resultado Simulação PSIM)
// DOUTORANDO: Bruno Ricardo de Almeida
// ORIENTADOR: Demercil de Souza Oliveira Jr.
In0 = (int) in[0];
In1 = (int) in[1];
In3 = (int) in[2];
In4 = (int) in[3];
Phir = in[5];
if((Phir >= -0.150) && (Phir <= 0.150)){
   out[0] = In0;
   out[1] = In1;
   out[2] = In3;
   out[3] = In4;
}
else{
if(Phir <= 0) // Phir >= 0
{ if(Gpl_antes != In0 || Gp3_antes != In1 ) //Se cruzamento no primário
   {
      if (In0 != In1) //Se Gs1 e Gs3 diferentes
      {
         if (in[4] > 0) //Se Imag maior que zero
         { flag = 1;
         }
         else //Se Imag menor que zero
          { flag = 0;
         3
         if (flag == 1) //Diminui Imag
         {
            out[0] = 0; out[1] = 1;
         }
         else //Aumenta Imag
         {
            out[0] = 1; out[1] = 0;
         }
      }
      else //Se Gs1 e Gs3 iguais
      {
         out[0] = In0; out[1] = In1;
      }
   3
   if(Gs1_antes != In3 || Gs3_antes != In4 ) //Se cruzamento no secundario
   { if (In3 != In4) //Se Gs1 e Gs3 diferentes
      {
         if (flag == 1) //Diminui Imag
         {
             out[2] = 0; out[3] = 1;
         3
              //Aumenta Imag
         else
         {
             out[2] = 1; out[3] = 0;
```

```
}
       3
       else //Se Gpl e Gp3 iguais
       {
           out[2] = In3; out[3] = In4;
   }
else // Phir < 0</pre>
   if(Gs1 antes != In3 || Gs3 antes != In4 ) //Se cruzamento no secundario
   { if (In3 != In4) //Se Gs1 e Gs3 diferentes
       {
           if (in[4] > 0) //Se Imag maior gue zero
           { flag = 1;
           }
           else //Se Imag menor que zero
           { flag = 0;
           if (flag == 1) //Diminui Imag
           {
               out[2] = 0; out[3] = 1;
           }
           else
                          //Aumenta Imag
           {
               out[2] = 1; out[3] = 0;
           }
       }
       else //Se Gs1 e Gs3 iquais
       {
           out[2] = In3; out[3] = In4;
        }
   }
   if(Gpl antes != In0 || Gp3 antes != In1 ) //Se cruzamento no primario
   { if (In0 != In1) //Se Gs1 e Gs3 diferentes
       {
           if (flag == 1) //Diminui Imag
           {
               out[0] = 0; out[1] = 1;
           }
           else
                         //Aumenta Imag
           {
               out[0] = 1; out[1] = 0;
           3
        }
       else //Se Gpl e Gp3 iquais
       {
           out[0] = In0; out[1] = In1;
       }
   }
 }
```

```
Gp1_antes = In0;
Gp3_antes = In1;
Gs1 antes = In3;
Gs3_antes = In4;
```

}

}

{

APÊNDICE F – DESCRIÇÃO DO HARDWARE





<u>s</u>...\PCB.PotenciaPrimario.v02.SchDbrawn By:
 7
 8



BOTTOM LAYER



TOP LAYER



–15V+ 5V+ (• 0 00 000 0 0 Dem rent O 00 LM1117 ဂု၀၀ C24 0 C24 0 C23 0 0450 0 0 0 .a22 20 2 00 La1 οφφφ 00 SEC GND 0 Q Õ 0 0 ϙϙϙϙ 0000 O O 0000 00 00 Ē 0 C32 m Vo 0000 Current ImagB1 000 0 0 Vol taç Сзо 000 ۲ ۰ - 0 0 1 0 0 0 0 C63 C65 ⁸² Ro1 000 a Ø.C?
 O
 R46
 O

 O
 R44
 O

 O
 R43
 O
 Lb1 11 Lb22 ORIO OO RII O 0 0 0 00 005 00 00 0 00 0 0 Ub22 0 0 0 R48 0 0 0 Г 0 R12 0 č 6 R13/0 0 R9 0 0000000 C51 000 ImagB2 00 зў (**1**0)0 άo босэ Ò 0 Salo D O Do O R31 C38 6 (o¤)o C41 🗙 ò 0 R20 00 R21 0 Current ImagC1 C42 >ent ImagC2 0 R17 0 C39 000 5 000 O R18 O 0000000 0 C16 **O**R15 C150 000 000 O R16 O R19 O 0000 φ C600 R40 0 0 R41 0 0 R42 Lc22 Led U4 0 0 0 0 00 6 00 00 00 00 UNIVERSIDADE FEDERAL DO CEARA 0 0 0 GPEC - DEE BRUNO ALMEIDA 0 0 •

BOTTOM LAYER

TOP LAYER





GND





BufferP1	BufferP2	BufferP3	BufferP4
$\begin{array}{c} 100n F/25V \\ \hline \hline \\ \hline $	$\begin{array}{c} 100nF/25V\\ \mathbb{Z}_{3}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{2}\\ \mathbb{Z}_{1}\\ \mathbb{Z}_{2}\\ \mathbb{Z}_{2}$	100nF/25V Maint A	$\begin{array}{c} 100nF/25V\\ \hline \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\$



Date: 12/12/2016 Sheet of C:\Users\..\PCB.DSP.Control.v01.SchDoc Drawn By: File:

PLACA CONTROLE





APÊNDICE G – CÓDIGO EM LINGUAGEM DE PROGRAMAÇÃO C DESENVOLVIDO EXPERIMENTALMENTE (MCU TMS320F28377D)

//*************************************	
//	$int 16 i 16 \text{Imag} 1[4] = \{0, 0, 0, 0\}$
// FILE: Ret3f DSP v01 c	int16 i16TmagA1 media= 0:
// TITULO: Retificador Trifásico Bidirecional (Controle DSP)	int16 i16ImagAl zero = 0;
// Código C implementado no TMS320E28377D Delfino Microcontrollers	float 32 f32ImagAl ai = 0;
// DOUTORANDO: Bruno Ricardo de Almeida	$int16 i16TmagA2[4] = \{0.0.0.0\};$
// ORIENTADOR: Demercil de Souza Oliveira Jr.	int16 i16ImagA2 media= 0;
	int16 i16TmagA2 zero = 0:
	float 32 f 32 TmagA2 ai = 0 .
tinclude smath ha	$int16 i16Vb[4] = \{0, 0, 0, 0\}$
Hinclude <stdio b=""></stdio>	int16 i16Vb media = 0:
#include "F28x Project h" // Device Headerfile and Examples Include File	int16 i16Vb zero = 0;
// Prototipagem das funções.	$int16 i16Tb[4] = \{0,0,0,0\};$
void SetupAC(void):	$f_{10at,32} f_{32Tb,ai} = 0;$
void InitEPWMS(void):	int16 i16Tb media = 0:
void DesligaEPWMs (void):	int16 $i16Tb$ zero = 0:
void LigaEPMMs (void):	
	$int16 i16ImagB1[4] = \{0,0,0,0\};$
// Declaração das internuncões	int16 i16TmagB1 media= 0:
internut void adal isr(void):	int16 i16ImagB1 zero = 0:
	float 32 f 32 ImagB1 a = 0:
// Declaração das variáveis Globais	rioucos issimugsi_uj = v
lint16 uil6InitVeec = 0.	$int16 i16TmagB2[4] = \{0, 0, 0, 0\}$
linti uilõpesetVarjavais = 0.	int16 i16TmagB2 media= 0.
lint16 ui16FlagInterruntDWM = 0.	int16 i16TmagB2_media= 0;
lint 16 uil6triMedia4 = 0.	float 32 f 32 TmagB2 a = 0;
	rioucia riazimugaz_uj = vy
<pre>Uint16 uil6Startup = 0;</pre>	int16 i16Vc[4] = $\{0,0,0,0\};$
Uint32 ui32CtrlStartup = 0;	int16 i16Vc media = 0;
Uintl6 uil6Erro = 0;	int16 i16Vc zero = 0;
Uint32 ui32CtrlRuido = 0;	
int16 il6PhaseShiftValue atual = 0;	int16 i16Ic[4] = $\{0, 0, 0, 0\};$
int16 il6PhaseShiftValue anterior = 0;	float32 f32Ic ai = 0;
int16 i16PhaseShiftDir = 0;	int16 i16Ic media = 0;
Uint32 ui32CtrlStartupTensao = 0;	int16 i16Ic zero = 0;
Uintl6 uil6CtrlAmostragemVsec = 0;	int16 i16ImagC1[4] = $\{0, 0, 0, 0\};$
Uintl6 uil6CtrlAmostragemVpri = 0;	<pre>int16 i16ImagC1_media= 0;</pre>
	<pre>int16 i16ImagC1 zero = 0;</pre>
int16 i16Vpri[32] = {0,0,0,0};	float32 f32ImagC1_aj = 0;
int16 il6Vpri_media = 0;	
int16 i16Vsec[4] = {0,0,0,0};	int16 i16ImagC2[4] = $\{0,0,0,0\};$
int16 il6Vsec_media = 0;	int16 i16ImagC2_media= 0;
	<pre>int16 i16ImagC2 zero = 0;</pre>
int16 i16Io[4] = $\{0, 0, 0, 0\};$	float32 f32ImagC2_aj = 0;
intl6 il6Io media = 0;	
intl6 i16Io zero = 0;	int16 f32PWM1aj, f32PWM2aj, f32PWM3aj, f32PWM4aj, f32PWM5aj, f32PWM6aj;
_ •	int16 f32PWM7aj, f32PWM8aj, f32PWM9aj, f32PWM10aj, f32PWM11aj, f32PWM12aj;
int16 i16Va[4] = {0,0,0,0};	
int16 i16Va_media = 0;	float32 uk_magA1, u1k_magA1, u2k_magA1, ek_magA1, e1k_magA1, e2k maqA1;
int16 i16Va_zero = 0;	float32 uk_magB1, u1k_magB1, u2k_magB1, ek_magB1, e1k_magB1, e2k maqB1;
_ •	<pre>float32 uk_magC1, ulk_magC1, u2k_magC1, ek magC1, elk magC1, e2k magC1;</pre>
int16 i16Ia[4] = $\{0, 0, 0, 0\};$	float32 uk maqA2, ulk maqA2, u2k maqA2, ek maqA2, elk maqA2, e2k maqA2:
float32 f32Ia ai = 0;	float32 uk magB2, ulk magB2, u2k magB2, ek magB2, elk magB2. e2k magB2:
intlé iléfa media = 0;	float32 uk magC2, ulk magC2, u2k magC2, ek magC2, elk magC2, e2k magC2:
intlé iléla zero = 0;	

iloatsz uk_ia, uik_ia, uzk_ia, ek_ia, eik_ia, ezk_ia, ezk_ia;	// Tribiclics the DTD control uncidence to their default state
float32 uk_1D, ulk_1D, uzk_1D, ek_1D, elk_1D, ezk_1D;	// Initialize the Pis control registers to their default state.
TIOALSZ UK_TC, UTK_TC, UZK_TC, EK_TC, ETK_TC, EZK_TC;	// Dischle (DN intermute and clear all (DN intermut flags:
floot20 f201d f201d f201d f201do f201do.	// Disable CPO Interfupts and Clear all CPO Interfupt flags.
iloutsz iszlu, iszlu, iszkuz, iszkuz, iszkuz,	
inclo ilova_aj, ilovb_aj, ilovc_aj;	IFR = 0x0000;
floats2 uk_iq, uik_iq, usk_iq, usk_iq, ek_iq, etk_iq, etk_iq, esk_iq;	Thit Diogetrable().
iloatsz uk_iu, uik_iu, uzk_iu, usk_iu, ek_iu, etk_iu, ezk_iu, esk_iu, etk_iu;	init/revectiable();
float 22 uk umri ulk umri ulk umri ak umri alk umri alk umri.	// Interrupts that are used in this example are re-mapped to
floats2 uk vest uk vest uk vest ek vest alk vest alk vest	// Interrupts into a found within this file
iloalsz uk_vsec, uik_vsec, uzk_vsec, ek_vsec, eik_vsec, ezk_vsec,	Parlow.
flost22 f20Wobit f20Wobit f20Wobit.	EALLOW, DistortTable ADCAL INT = Sedenlier, //function for ADCA intervent 1
float22 f22Valfa_f22Vbata	Phree Phree and an and a start
float32 f32erroPLL, f32erroPLL0, f32omega, f32omega0, f32Theta, f32Theta0:	
,,,,,	PieCtrlegs.PIECTRL.hit.ENPIE = 1: // Enable the PIE block
// Definições de variáveis	PieCtrRegs.PIETRELbit.INTX1 = 1:
Hadrine FRAM DE UP 20 // Tempo Morto - 500n	
Hadefine FRAM DB DOWN 20 // Tempo Morto = 500n	// CONFIGUE OS PINOS DOS LEDS
The first source source source sources	
#define LIMITE IG 1 5675	EALLOW:
define LIMITE Vori 14	GoioCtrlRegs.GPCPUD.bit.GPI082 = 0: // Enable Pullup // LED1 - GPI082 - PIN 149
Hading IMIT Vec 222	Chiottribace CDCCMWY2 bit CDT082 - 0. // CDT082 - TO
Hadrine HK MAC SAT 20 // Saturação Magnetizante	Griederslages of CODID bit CDIO82 = 1; // GFIO82 = output
Hacfine UK_MAC_SAT_2_20 // Saturação Magnetizante	dpioetrikegs.orebik.bit.dpioez = 1, // dpioez = output
#define ok_mAg_SA12 20 // Sacuração Magnetizance	Crieffelbace CECEUE bit CELORA - 0. // Erable Dullum // LED2 CELORA DIN 151
Hefine DTL ChieDeteDerg (DCD) bit (DIC07	Griddtinberg GPCPNDL bit D1004 = 0; // Endble Pd110p // LED2 - GP1004 - PIN ISI
Heline Bil Gpiopatategs.GCDAT.Dit.GP1087	Griottinegs.Growtox.bit.Griot4 0; // Griot4 = 10
Halfine Biz Gpiobatakegs.GPCDAT.blt.GP1089	GPIOCTTIREGS.GPCDIR.DIT.GPI084 = 1; // GPI084 = Output
#define FLT gpioDatakegs.GPCDAT.Dit.GP10/4	Chieferland Charles and the Chiefer of the Chiefer
usid main(usid)	Griddtinberg.GPCPUD.DI. GP1006 - 0; // Endble Pullup // LEDS - GP1006 - PIN 155
vota main(vota)	Griddrings.srcGM02.bl.GP1000 - 1 // GP1000 = 10
	GPIOCTTIREGS.GPCDIR.DIT.GPI086 = 1; // GPI086 = Output
	Chieferiane Charles in the Chieferian (1 Proble Public (1 Proble Chieferian))
(Moleciente);	GPIOCTIRESS.GPCPDD.DIT.GPIOSE = 0; // Enable Pullup // LED4 - GPIOSE - PIN 155
//Seleciona MUX EPWM (Fig. 13-7) kegs. pag. 1/54	Griderings.cpcgMd2.dt.Gp1088= 0; // Gp1088 = 10
	GPIOCTTIREGS.GPCDIR.Dit.GPIO88 = 1; // GPI088 = Output
Trigkegs.SINCSELECT.DIT.EPWMIUSINCIN = 2;	EDIS;
EDIS;	
	GpioDataRegs.GPCSFT.bit.GP1082 = 1; // LEDI = 1
InitGpio();	GpioDataRegs.GPCCLEAR.bit.GP1084= 1; // LED2 = 0
	GpioDataRegs.GPCCLEAR.bit.GPI086= 1; // LED3 = 0
// HaDIIIta PWML-12	GDIODATAREGS.GPCCLEAR.DIT.GP1088= 1; // LED4 = 0
cpusyskegs.PCLKCR2.blt.EPWMI=1;	
CpuSysRegs.PCLKCR2.bit.EPWM2=1;	// CONFIGURA OS PINOS DOS BOTOES
CpuSysRegs.PCLKCR2.bit.EPWM3=1;	//
	GpioCtriRegs.GPCPUD.bit.GPIO87 = 0; // Enable Pullup // BT1 - GPIO87 - PIN 154
CpuSysRegs.PCLKCR2.bit.EPWM4=1;	GpioCtrlRegs.GPCGMUX2.bit.GPI087= 0; // GPI087 = IO
CpuSysRegs.PCLKCR2.bit.EPWM5=1;	GpioCtrlRegs.GPCDIR.bit.GPI087 = 0; // GPI087 = input
CpuSysRegs.PCLKCR2.bit.EPWM6=1;	
CpuSysRegs.PCLKCR2.bit.EPWM7=1;	GpioCtrlRegs.GPCPUD.bit.GPIO89 = 0; // Enable Pullup // BT2 - GPIO89 - PIN 156
CpuSysRegs.PCLKCR2.bit.EPWM8=1;	GpioCtrlRegs.GPCGMUX2.bit.GPI089= 0; // GPI089 = IO
CpuSysRegs.PCLKCR2.bit.EPWM9=1;	GpioCtrlRegs.GPCDIR.bit.GPI089 = 0; // GPI089 = input
CpuSysRegs.PCLKCR2.bit.EPWM10=1;	
CpuSysRegs.PCLKCR2.bit.EPWM11=1;	// GpioCtrlRegs.GPCPUD.bit.GPI070 = 0; // Enable Pullup // OVER - GPI070 - PIN 137
CpuSysRegs.PCLKCR2.bit.EPWM12=1;	// GpioCtrlRegs.GPCGMUX1.bit.GPI070= 0; // GPI070 = IO
	// GpioCtrlRegs.GPCDIR.bit.GPI070 = 0; // GPI070 = input
// Clear all interrupts and initialize PIE vector table:	11
// Disable CPU interrupts	// GpioCtrlRegs.GPCPUD.bit.GPI071 = 0; // Enable Pullup // RDY - GPI071 - PIN 138
DINT;	// GpioCtrlRegs.GPCGMUX1.bit.GPI071= 0; // GPI071 = I0

```
// GpioCtrlReqs.GPCDIR.bit.GPI071 = 0; // GPI071 = input
                                                                                                 uil6CtrlMedia4++;
                                                                                            else
   GpioCtrlRegs.GPCPUD.bit.GPIO74 = 0; // Enable Pullup // FLT - GPIO74 - PIN 139
                                                                                        // AOUISICÃO DAS LEITURAS ADS ------
   GpioCtrlRegs.GPCGMUX1.bit.GPI074= 0; // GPI072 = I0
   GpioCtrlRegs.GPCDIR.bit.GPI074 = 0; // GPI072 = input
                                                                                        // ADC-A
   EDIS:
                                                                                        // x = AdcaResultRegs.ADCRESULTx;
                                                                                                                                  //AD-A0 pin 9
                                                                                        // x = AdcaResultRegs.ADCRESULTx;
                                                                                                                                 //AD-A1 pin 11
   DesligaEPWMs();
                                                                                           i16Vpri[ui16CtrlMedia4] = AdcaResultRegs.ADCRESULT0; //AD-A2 pin 15
                                                                                            il6Vsec[uil6CtrlMedia4] = AdcaResultRegs.ADCRESULT4; //AD-A3 pin 17
                                                                                            i16Io[ui16CtrlMedia4] = AdcaResultRegs.ADCRESULT8; //AD-A4 pin 21
   EALLOW:
                                                                                        // i16ADx[ui16CtrlMedia4] = AdcaResultRegs.ADCRESULT12; //AD-A5 pin 23
   CpuSysRegs.PCLKCR0.bit.TBCLKSYNC = 0;
                                                                                        // ADC-B
   EDIS;
                                                                                        // x = AdcbResultRegs.ADCRESULTx;
                                                                                                                                 //AD-B0 pin 12
                                                                                        // x = AdcbResultRegs.ADCRESULTx;
   SetupADC();
                                                                                                                                 //AD-B1 pin 14
   InitEPWMs();
                                                                                           il6Va[uil6CtrlMedia4] = AdcbResultReqs.ADCRESULT1; //AD-B2 pin 18
                                                                                            i16Ia[ui16CtrlMedia4] = AdcbResultRegs.ADCRESULT5; //AD-B3 pin 20
   EALLOW:
                                                                                            il6ImagA1[uil6CtrlMedia4] = AdcbResultRegs.ADCRESULT9; //AD-B4 pin 24
   CpuSysRegs.PCLKCR0.bit.TBCLKSYNC =1; //Sync PWM
                                                                                            i16ImagA2[ui16CtrlMedia4] = AdcbResultRegs.ADCRESULT13; //AD-B5 pin 26
                                                                                        // ADC-C
   EDIS;
                                                                                            i16Vb[ui16CtrlMedia4] = AdccResultRegs.ADCRESULT2; //AD-C2 pin 31
   IER |= M_INT1; // Enable CPU INT1
                                                                                            il6Ib[uil6CtrlMedia4] = AdccResultRegs.ADCRESULT6; //AD-C3 pin 33
   EINT:
               // Enable Global __interrupt INTM
                                                                                            il6ImagB1[uil6CtrlMedia4] = AdccResultRegs.ADCRESULT10; //AD-C4 pin 37
   ERTM:
                // Enable Global realtime interrupt DBGM
                                                                                            i16ImagB2[ui16CtrlMedia4] = AdccResultRegs.ADCRESULT14; //AD-C5 pin 39
                                                                                        // ADC-D
                                                                                        // x = AdcaResultRegs.ADCRESULT4;
   EPwmlRegs.ETSEL.bit.SOCAEN = 1: //enable SOCA
                                                                                                                                 //AD-D4 pin 28
                                                                                        // x = AdcaResultRegs.ADCRESULT4;
                                                                                                                                 //AD-D5 pin 30
   GpioDataRegs.GPCCLEAR.bit.GPIO82 = 1;
                                           // LED3 = 0
                                                                                            i16Vc[ui16CtrlMedia4] = AdcdResultReqs.ADCRESULT3; //AD-D0 pin 34
   GpioDataRegs.GPCCLEAR.bit.GPI084 = 1;
                                           // LED4 = 0
                                                                                            il6Ic[uil6CtrlMedia4] = AdcdResultReqs.ADCRESULT7; //AD-D1 pin 36
   GpioDataRegs.GPCCLEAR.bit.GPIO86 = 1;
                                                                                            il6ImagCl[uil6CtrlMedia4] = AdcdResultRegs.ADCRESULT11; //AD-D2 pin 40
                                           // LED3 = 0
                                                                                            il6ImagC2[uil6CtrlMedia4] = AdcdResultRegs.ADCRESULT15; //AD-D3 pin 42
   GpioDataRegs.GPCCLEAR.bit.GPI088 = 1;
                                          // LED4 = 0
                                                                                        // MEDIAS DAS ULTIMAS LETIRAS ADs ------
   while(1)
                                                                                        // ------
   {
                                                                                            il6Va_media = (il6Va[0] + il6Va[1] + il6Va[2] + il6Va[3])>>2;
// BOTÕES IHM -----
                                                                                            il6Vb media = (il6Vb[0] + il6Vb[1] + il6Vb[2] + il6Vb[3])>>2;
                                                                                            il6Vc_media = (il6Vc[0] + il6Vc[1] + il6Vc[2] + il6Vc[3])>>2;
      if (BT1)
      {
                                                                                            il6Ia media = (il6Ia[0] + il6Ia[1] + il6Ia[2] + il6Ia[3])>>2;
          while (BT1) // Aquarda o botão GPIO0 ser solto
                                                                                            il6Ib_media = (il6Ib[0] + il6Ib[1] + il6Ib[2] + il6Ib[3])>>2;
          DELAY US(500); // Delay "anti bouncing"
                                                                                            il6Ic_media = (il6Ic[0] + il6Ic[1] + il6Ic[2] + il6Ic[3])>>2;
          uil6InitVsec = 1;
                                                                                            il6ImagAl_media = (il6ImagAl[0] + il6ImagAl[1] + il6ImagAl[2] + il6ImagAl[3])>>2;
                                                                                            il6ImagB1_media = (il6ImagB1[0] + il6ImagB1[1] + il6ImagB1[2] + il6ImagB1[3])>>2;
      }
                                                                                            il6ImagCl_media = (il6ImagCl[0] + il6ImagCl[1] + il6ImagCl[2] + il6ImagCl[3])>>2;
      if (BT2)
                                                                                            i16ImaqA2 media = (i16ImaqA2[0] + i16ImaqA2[1] + i16ImaqA2[2] + i16ImaqA2[3])>>2;
          while (BT2) // Aquarda o botão GPIO0 ser solto
                                                                                            i16ImagB2 media = (i16ImagB2[0] + i16ImagB2[1] + i16ImagB2[2] + i16ImagB2[3])>>2;
          DELAY US(500); // Delay "anti bouncing"
                                                                                            il6ImagC2_media = (il6ImagC2[0] + il6ImagC2[1] + il6ImagC2[2] + il6ImagC2[3])>>2;
      }
                                                                                            il6Vpri_media = (il6Vpri[0] + il6Vpri[1] + il6Vpri[2] + il6Vpri[3])>>2;
} // THE END - WHILE
                                                                                            i16Vsec media = (i16Vsec[0] + i16Vsec[1] + i16Vsec[2] + i16Vsec[3])>>2;
                                                                                        // INICIALIZAÇÃO - CALCULO DOS ZEROS -----
   _____
 __interrupt void adcal_isr(void)
                                                                                            if ((uil6Startup == 0) && (uil6Erro == 0))
 {
                                                                                               ui32CtrlStartup++;
   if (uil6CtrlMedia4 >= 3) uil6CtrlMedia4 = 0;
```

```
if (ui32CtrlStartup >= 200000)
                                       // Durante 1s o PWM fica desligado
                                       // é feito o calculo dos ZEROS dos
      {
         i16Va zero = i16Va media:
                                       // sensores de corrente e tensao;
         il6Vb_zero = il6Vb_media;
         i16Vc zero = i16Vc media:
         il6Ia_zero = il6Ia_media;
         il6Ib zero = il6Ib media;
         il6Ic zero = il6Ic media:
                                                                                    if(f32Theta < 0)
         il6ImagAl_zero = il6ImagAl_media;
                                                                                    f32omega0 = f32omega;
         il6ImagB1 zero = il6ImagB1 media;
                                                                                    f32erroPLL0 = f32erroPLL;
         il6ImagCl zero = il6ImagCl media;
                                                                                    f32Theta0 = f32Theta;
         il6ImagA2 zero = il6ImagA2 media;
         i16ImagB2_zero = i16ImagB2_media;
         i16ImagC2_zero = i16ImagC2_media;
                                                                                    £
         LigaEPWMs();
                                                                                       uil6ResetVariaveis = 0;
         uil6Startup = 1;
                                       //Seta FLAG start-up
                                                                                    }
         ui32CtrlStartup = 0;
                                       //Zera Contador start-up
                                                                                    else
   }
                                                                                    {
// TESTE DE SEGURANÇA (TENSÕES NO BARRAMENTO) ------
// -----
   if (i16Vpri media > 4075) //4075 = 920V
   {
      DesligaEPWMs();
      uil6Erro = 1;
      Teste2 = i16Vpri media;
      asm(" ESTOPO");
   }
   if (FLT)
   {
      DesligaEPWMs();
      asm(" ESTOPO");
   }
// CONTROLADORES DE TENSÃO/CORRENTE -----
  _____
   if ((uil6Startup == 1) && (uil6Erro == 0))
   {
      // CALCULO DO qPLL -----
      // ------
      f32VaPLL = (i16Va_media-i16Va_zero)*2.445; // Retira off-set e Normaliza Van
      f32VaPLL = __divf32(f32VaPLL, 4095);
                                       // Pico de 1 volt quando Van_ad for 3.3
      f32VbPLL = (i16Vb media-i16Vb zero)*2.445;
      f32VbPLL = divf32(f32VbPLL, 4095);
      f32VcPLL = (i16Vc_media-i16Vc_zero)*2.445;
      f32VcPLL = ___divf32(f32VcPLL, 4095);
                                                                                       3
                                                                                    3
      f32Valfa = 0.408*(f32VaPLL + f32VaPLL - f32VbPLL - f32VcPLL); // Calculo de Valfa
      f32Vbeta = 0.707*(f32VbPLL-f32VcPLL);
                                                       // Calculo de Vbeta
                                                                                    // ------
      f32erroPLL= __sin(f32Theta)*f32Vbeta + __cos(f32Theta)*f32Valfa;// Calculo do erro
```

```
f32omega = f32omega0 +27.22*f32erroPLL -27.19*f32erroPLL0;
                                                           // PT
if (f32omega > 4.147) f32omega = 4.147;
if (f32omega < 3.393) f32omega = 3.393;
f32Theta = f32Theta0 + 0.0005*(f32omega + f32omega0);
                                                           // Integrador (Tustin)
if(f32Theta > 6.2831853) f32Theta = f32Theta -6.2831853;
                                                           // Controle p/ Theta
                          f32Theta = f32Theta + 6.2831853;
                                                           // entre 0 - 2pi
                                                           // Atualiza valores
// VERIFICA TENSÃO - RESET VARIAVEIS ------
if (i16Vpri_media < 150) // 50 Volts Barramento Vcc</pre>
   GpioDataRegs.GPCSET.bit.GPI082 = 1; // LED1 = 1
   if (uil6ResetVariaveis == 0)
       GpioDataRegs.GPCCLEAR.bit.GPI082 = 1; // LED1 = 0
       uk_iq = 0; ulk_iq = 0; u2k_iq = 0; u3k_iq = 0;
       ek_iq = 0; elk_iq = 0; e2k_iq = 0; e3k_iq = 0;
       uk id = 0; ulk id = 0; ulk id = 0; ulk id = 0; ulk id = 0;
       ek_id = 0; elk_id = 0; e2k_id = 0; e3k_id = 0;
       uk_magA1 = 0; ulk_magA1 = 0; u2k_magA1 = 0;
       ek_magA1 = 0; elk_magA1 = 0; e2k_magA1 = 0;
       uk_magB1 = 0; u1k_magB1 = 0; u2k_magB1 = 0;
       ek magB1 = 0; elk magB1 = 0; elk magB1 = 0;
       uk_magC1 = 0; ulk_magC1 = 0; u2k_magC1 = 0;
       ek_magC1 = 0; elk_magC1 = 0; e2k_magC1 = 0;
       uk_magA2 = 0; ulk_magA2 = 0; u2k_magA2 = 0;
       ek magA2 = 0; elk magA2 = 0; elk magA2 = 0;
       uk_magB2 = 0; u1k_magB2 = 0; u2k_magB2 = 0;
       ek_magB2 = 0; e1k_magB2 = 0; e2k_magB2 = 0;
       uk_magC2 = 0; ulk_magC2 = 0; u2k_magC2 = 0;
       ek_magC2 = 0; elk_magC2 = 0; e2k_magC2 = 0;
       uil6ResetVariaveis = 1;
                                            //Seta FLAG reset-variaveis
// MALHA DE TENSÃO PRIMÁRIO -----
```

```
uil6CtrlAmostragemVpri++;
       if (uil6CtrlAmostragemVpri >= 16)
       5
          uil6CtrlAmostragemVpri = 0;
           ek vpri = 3005 - i16Vpri media; // 666V
          uk_vpri = 0.003244*ek_vpri +0.000031*elk_vpri -0.003213*e2k_vpri +1.873477*
ulk_vpri -0.873477*u2k_vpri; // fc = 36Hz
          if(uk_vpri >= LIMITE_Vpri) uk_vpri = LIMITE_Vpri;
          if(uk vpri <= -LIMITE Vpri) uk vpri = -LIMITE Vpri;</pre>
          e2k vpri = e1k vpri;
          elk vpri = ek vpri;
          u2k_vpri = u1k_vpri;
          ulk_vpri = uk_vpri;
       }
// MALHA DE CORRENTE -----
// -----
       f32Ia_aj = (i16Ia_media - i16Ia_zero)*0.00051525627;
       f_{32Ib} a_1 = (i16Ib media - i16Ib zero)*0.00051525627;
       f32Ic_aj = (i16Ic_media - i16Ic_zero)*0.00051525627;
       //Transformada de Park
       f32Id = 0.66667*( (__cos(f32Theta))*f32Ia_aj + (__cos(f32Theta - 2.094395))*f32Ib_aj
+ ( cos(f32Theta + 2.094395))*f32Ic aj );
       f32Iq = 0.66667*( (__sin(f32Theta))*f32Ia_aj + (__sin(f32Theta - 2.094395))*f32Ib_aj
+ (__sin(f32Theta + 2.094395))*f32Ic_aj );
       ek_iq = -(uk_vpri - f32Iq);
       uk ig = 0.023642*ek ig -0.016655*elk ig -0.023125*e2k ig +0.017171*e3k ig +1.696671*
ulk_iq -0.818009*u2k_iq +0.121338*u3k_iq; // fc = 6.5K
       if(uk_iq >= LIMITE_Iq) uk_iq = LIMITE_Iq;
       if(uk_iq <= -LIMITE_Iq) uk_iq = -LIMITE_Iq;</pre>
       e3k_iq = e2k_iq;
       e2k ig = e1k ig;
       elk ig = ek ig;
       u3k_iq = u2k_iq;
       u2k_iq = u1k_iq;
       ulk_iq = uk_iq;
       if(uk ig >= LIMITE Ig) uk ig = LIMITE Ig;
       if(uk ig <= -LIMITE Ig) uk ig = -LIMITE Ig;</pre>
       ek_id = -(0 - f32Id);
       uk_id = 0.023642*ek_id -0.016655*elk_id -0.023125*e2k_id +0.017171*e3k_id +1.696671*
ulk_id -0.818009*u2k_id +0.121338*u3k_id; // fc = 6.5K
       ctrl_id = __sqrt(2.45705625 -(uk_iq*uk_iq));
       if (uk_id > ctrl_id) uk_id = ctrl_id;
       if (uk_id < -ctrl_id) uk_id = -ctrl_id;</pre>
       e_{3k} id = e_{2k} id;
       e2k_id = e1k_id;
       elk_id = ek_id;
```

```
u3k id = u2k id;
       u2k_id = u1k_id;
       ulk id = uk id;
       // Transformada inversa de Park
        f32Va2 = (cos(f32Theta))*uk id + (sin(f32Theta))*uk ig;
       f32Vb2 = (__cos(f32Theta - 2.094395))*uk_id + (__sin(f32Theta - 2.094395))*uk_iq;
       f32Vc2 = (__cos(f32Theta + 2.094395))*uk_id + (__sin(f32Theta + 2.094395))*uk_iq;
       // CONTROLE CORRENTE Imag -----
        f32ImagA1_aj = (i16ImagA1_media - i16ImagA1_zero)*0.00051525627;
        f32ImagB1 aj = (i16ImagB1 media - i16ImagB1 zero)*0.00051525627;
       f32ImagC1_aj = (i16ImagC1_media - i16ImagC1_zero)*0.00051525627;
       // BRACO A - PRIMÁRIO PWM1 PWM4
       ek_magA1 = 0 - f32ImagA1_aj;
       uk_magA1 = 0.179006*ek_magA1 +0.000570*e1k_magA1 -0.178436*e2k_magA1 +1.951644*
ulk magAl -0.951644*u2k magAl; // 200Hz
       if(uk_magA1 >= UK_MAG_SAT ) uk_magA1 = UK_MAG_SAT ;
       if(uk_magA1 <= -UK_MAG_SAT ) uk_magA1 = -UK_MAG_SAT ;</pre>
       e2k_magA1 = e1k_magA1;
       elk magAl = ek magAl;
       u2k_magA1 = u1k_magA1;
       ulk_magA1 = uk_magA1;
       // BRAÇO B - PRIMÁRIO PWM3 PWM6
       ek magB1 = 0 - f32ImagB1 aj;
       uk_magB1 = 0.179006*ek_magB1 +0.000570*elk_magB1 -0.178436*e2k_magB1 +1.951644*
ulk magB1 -0.951644*u2k magB1: // 200Hz
       if(uk_magB1 >= UK_MAG_SAT ) uk_magB1 = UK_MAG_SAT ;
       if(uk magB1 <= -UK MAG SAT ) uk magB1 = -UK MAG SAT ;
       e2k magB1 = e1k magB1;
       elk_magB1 = ek_magB1;
       u2k magB1 = u1k magB1;
       ulk_magB1 = uk_magB1;
       // BRACO C - PRIMÁRIO
       ek_magC1 = 0 - f32ImagC1_aj;
       uk_magC1 = 0.179006*ek_magC1 +0.000570*elk_magC1 -0.178436*e2k_magC1 +1.951644*
ulk magCl -0.951644*u2k magCl; // 200Hz
       if(uk magC1 >= UK MAG SAT ) uk magC1 = UK MAG SAT ;
       if(uk_magCl <= -UK_MAG_SAT ) uk_magCl = -UK_MAG_SAT ;</pre>
       e2k_magC1 = e1k_magC1;
       elk_magC1 = ek_magC1;
       u2k magC1 = u1k magC1;
       ulk magC1 = uk magC1;
       f32ImagA2_aj = (i16ImagA2_media - i16ImagA2_zero)*0.00051525627;
        f32ImagB2_aj = (i16ImagB2_media - i16ImagB2_zero)*0.00051525627;
       f32ImagC2_aj = (i16ImagC2_media - i16ImagC2_zero)*0.00051525627;
       // BRAÇO A2 - SECUNDÁRIO PWM 7 PWM 10
       ek_magA2 = 0 - f32ImagA2_aj;
       uk_magA2 = 0.179006*ek_magA2 +0.000570*elk_magA2 -0.178436*e2k_magA2 +1.951644*
ulk_magA2 -0.951644*u2k_magA2; // 200Hz
       if(uk magA2 >= UK MAG SAT ) uk magA2 = UK MAG SAT ;
       if(uk_magA2 <= -UK_MAG_SAT ) uk_magA2 = -UK_MAG_SAT ;</pre>
       e2k_magA2 = e1k_magA2;
```

```
elk magA2 = ek magA2;
       u2k_magA2 = u1k_magA2;
       ulk_magA2 = uk_magA2;
       // BRACO B2 - SECUNDÁRIO PWM 9 PWM 12
       ek magB2 = 0 - f32ImagB2 aj;
       uk_magB2 = 0.179006*ek_magB2 +0.000570*elk_magB2 -0.178436*e2k_magB2 +1.951644*
ulk magB2 -0.951644*u2k magB2; // 200Hz
       if(uk_magB2 >= UK_MAG_SAT ) uk_magB2 = UK_MAG_SAT ;
       if(uk_magB2 <= -UK_MAG_SAT ) uk_magB2 = -UK_MAG_SAT ;</pre>
       e2k_magB2 = e1k_magB2;
       elk magB2 = ek magB2;
       u2k magB2 = u1k magB2;
       ulk magB2 = uk magB2;
       // BRACO C2 - SECUNDÁRIO PWM 8 PWM 11
       ek_magC2 = 0 - f32ImagC2_aj;
       uk_magC2 = 0.179006*ek_magC2 +0.000570*elk_magC2 -0.178436*e2k_magC2 +1.951644*
ulk magC2 -0.951644*u2k magC2; // 200Hz
       if(uk_magC2 >= UK_MAG_SAT ) uk_magC2 = UK_MAG_SAT ;
       if(uk_magC2 <= -UK_MAG_SAT ) uk_magC2 = -UK_MAG_SAT ;
       e2k_magC2 = e1k_magC2;
       elk magC2 = ek magC2;
       u2k_magC2 = u1k_magC2;
       ulk_magC2 = uk_magC2;
       // CALCULA VALORES DOS PWMS ------
       // -----
       if ((i16Vpri_media > 2800)&&(ui16InitVsec == 1)) // 2920
       {
          if (il6PhaseShiftDir == 1) // Phase-shift Positivo (Modo Retificador)
          {
              if(f32VaPLL > 0) i16Va aj = 25;
              else
                             i16Va_aj = -25;
              if(f32VbPLL > 0) i16Vb_aj = 25;
              else
                             i16Vb_aj = -25;
              if(f32VcPLL > 0) i16Vc_aj = 25;
              else
                             i16Vc aj = -25;
          }
          else
                                    // Phase-shift Negativo (Modo Inversor)
              if(f32VaPLL > 0) i16Va_aj = -50;
              else
                             i16Va_aj = 50;
              if(f32VbPLL > 0) i16Vb aj = -50;
              else
                             i16Vb aj = 50;
              if(f32VcPLL > 0) i16Vc_aj = -50;
                             i16Vc_aj = 50;
              else
          }
       3
       else
       {
          i16Va_aj = 0;
           i16Vb ai = 0;
          i16Vc_aj = 0;
      }
```

```
// CALCULA VALORES DOS PWMS -----
       // _____
       f32PWM1aj = (1.65+f32Va2)*303.0303;
                                              // FASE A1
          if (f32PWM1ai > 960) f32PWM1ai = 960;
           if (f32PWM1aj < 40) f32PWM1aj = 40;</pre>
       f32PWM10aj = f32PWM1aj + i16Va_aj;
                                               // FASE A1 (SECUNDARIO)
       f32PWM4ai = f32PWM1ai - uk magA1;
                                               // FASE A2
          if (f32PWM4ai > 960) f32PWM4ai = 960;
          if (f32PWM4aj < 40) f32PWM4aj = 40;</pre>
       f32PWM7aj = f32PWM1aj - uk magA2 + i16Va aj;// FASE A (SECUNDARIO)
          if (f32PWM7aj > 960) f32PWM7aj = 960;
          if (f32PWM7aj < 40) f32PWM7aj = 40;</pre>
       f32PWM3aj = (1.65+f32Vb2)*303.0303;
                                               // FASE B1
          if (f32PWM3aj > 960) f32PWM3aj = 960;
          if (f32PWM3aj < 40) f32PWM3aj = 40;</pre>
       f32PWM12aj = f32PWM3aj + i16Vb_aj;
                                               // FASE B1 (SECUNDARIO)
       f32PWM6aj = f32PWM3aj - uk_magB1;
                                               // FASE B2
          if (f32PWM6aj > 960) f32PWM6aj = 960;
           if (f32PWM6ai < 40) f32PWM6ai = 40;</pre>
       f32PWM9aj = f32PWM3aj - uk_magB2 + i16Vb_aj;// FASE B2 (SECUNDARIO)
          if (f32PWM9ai > 960) f32PWM9ai = 960;
           if (f32PWM9aj < 40) f32PWM9aj = 40;</pre>
       // -----
       f32PWM2aj = (1.65+f32Vc2)*303.0303;
                                               // FASE C1
          if (f32PWM2aj > 960) f32PWM2aj = 960;
           if (f32PWM2aj < 40) f32PWM2aj = 40;</pre>
       f32PWM11aj = f32PWM2aj + i16Vc_aj;
                                               // FASE C1 (SECUNDARIO)
       f32PWM5aj = f32PWM2aj - uk magC1;
                                               // FASE C2
          if (f32PWM5aj > 960) f32PWM5aj = 960;
          if (f32PWM5aj < 40) f32PWM5aj = 40;</pre>
       f32PWM8aj = f32PWM2aj - uk_magC2 + i16Vc_aj;// FASE C2 (SECUNDARIO)
           if (f32PWM8aj > 960) f32PWM8aj = 960;
          if (f32PWM8aj < 40) f32PWM8aj = 40;</pre>
       // MALHA DE TENSÃO SECUNDÁRIO -----
       // -----
       ui16CtrlAmostragemVsec++;
       if (uil6CtrlAmostragemVsec >= 16)
       {
          uil6CtrlAmostragemVsec = 0;
           if (uil6InitVsec == 1)
              ek_vsec = 2766 - i16Vsec_media;
              uk_vsec = 0.004465*ek_vsec +0.000292*elk_vsec -0.004173*e2k_vsec +1.398162*
ulk vsec -0.398162*u2k vsec: // 240Hz TESE
              if(uk_vsec >= LIMITE_Vsec) uk_vsec = LIMITE_Vsec;
              if(uk_vsec <= -LIMITE_Vsec) uk_vsec = -LIMITE_Vsec;</pre>
              e2k vsec = e1k vsec;
              elk_vsec = ek_vsec;
              u2k_vsec = u1k_vsec;
```

ulk vsec = uk vsec;

}

3

il6PhaseShiftValue_anterior = il6PhaseShiftValue_atual; i16PhaseShiftValue_atual = uk_vsec;

if (il6PhaseShiftValue atual != il6PhaseShiftValue anterior)

```
if (i16PhaseShiftValue_atual >= 0)
   if (i16PhaseShiftDir == 0)
```

```
il6PhaseShiftDir = 1;
EPwm7Reqs.TBCTL.bit.PHSDIR = 0;
```

```
EPwm7Regs.TBPHS.bit.TBPHS = i16PhaseShiftValue_atual;
```

```
if (i16PhaseShiftValue atual < 0)</pre>
    if (i16PhaseShiftDir == 1)
        il6PhaseShiftDir = 0;
```

```
EPwm7Regs.TBCTL.bit.PHSDIR = 1;
```

```
EPwm7Reqs.TBPHS.bit.TBPHS = -1*i16PhaseShiftValue atual;
```

```
3
```

3

```
// ATUALIZA REGISTRADORES DOS PWMS -----
// _____
```

// ----- FASE A

}

```
EPwmlRegs.CMPA.bit.CMPA = f32PWMlaj; // Primário
       EPwm7Regs.CMPA.bit.CMPA = f32PWM7aj; // Secundário
       EPwm4Regs.CMPA.bit.CMPA = f32PWM4aj; // Primário
       EPwml0Regs.CMPA.bit.CMPA = f32PWMl0aj;// Secundário
       // ----- FASE B
       EPwm3Regs.CMPA.bit.CMPA = f32PWM3aj; // Primário
       EPwm9Regs.CMPA.bit.CMPA = f32PWM9aj; // Secundário
       EPwm6Regs.CMPA.bit.CMPA = f32PWM6aj; // Primário
       EPwm12Regs.CMPA.bit.CMPA = f32PWM12aj;// Secundário
       // ----- FASE C
       EPwm2Regs.CMPA.bit.CMPA = f32PWM2aj; // Primário
       EPwm8Regs.CMPA.bit.CMPA = f32PWM8aj; // Secundário
       EPwm5Reqs.CMPA.bit.CMPA = f32PWM5aj; // Primário
       EPwm11Regs.CMPA.bit.CMPA = f32PWM11aj;// Secundário
// FIM DA INTERRUPÇÃO -----
```

```
AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; //clear INT1 flag
PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;
```

void SetupADC(void)

```
EALLOW;
```

}

{

//write configurations

AdcaRegs.ADCCTL2.bit.PRESCALE = 7; //set ADCCLK divider to /4 AdcbRegs.ADCCTL2.bit.PRESCALE = 7; //set ADCCLK divider to /4 AdccReqs.ADCCTL2.bit.PRESCALE = 7; //set ADCCLK divider to /4 AdcdReqs.ADCCTL2.bit.PRESCALE = 7; //set ADCCLK divider to /4

AdcaReqs.ADCCTL2.bit.RESOLUTION = 0; AdcaRegs.ADCCTL2.bit.SIGNALMODE = 0; AdcaRegs.ADCOFFTRIM.bit.OFFTRIM = 0; AdcbRegs.ADCCTL2.bit.RESOLUTION = 0; AdcbReqs.ADCCTL2.bit.SIGNALMODE = 0; AdcbRegs.ADCOFFTRIM.bit.OFFTRIM = 0; AdccRegs.ADCCTL2.bit.RESOLUTION = 0; AdccRegs.ADCCTL2.bit.SIGNALMODE = 0; AdccReqs.ADCOFFTRIM.bit.OFFTRIM = 0; AdcdRegs.ADCCTL2.bit.RESOLUTION = 0; AdcdRegs.ADCCTL2.bit.SIGNALMODE = 0; AdcdRegs.ADCOFFTRIM.bit.OFFTRIM = 0; //Set pulse positions to late AdcaReqs.ADCCTL1.bit.INTPULSEPOS = 1; AdcbRegs.ADCCTL1.bit.INTPULSEPOS = 1; AdccRegs.ADCCTL1.bit.INTPULSEPOS = 1; AdcdRegs.ADCCTL1.bit.INTPULSEPOS = 1;

//power up the ADCs

```
AdcaRegs.ADCCTL1.bit.ADCPWDNZ = 1;
AdcbRegs.ADCCTL1.bit.ADCPWDNZ = 1;
AdccRegs.ADCCTL1.bit.ADCPWDNZ = 1;
AdcdRegs.ADCCTL1.bit.ADCPWDNZ = 1;
```

EDIS:

```
DELAY_US(2000);
EALLOW;
```

//Configuração ADC-A

AdcaRegs.ADCSOC0CTL.bit.CHSEL = 2; AdcaRegs.ADCSOC0CTL.bit.ACQPS = 28; AdcaRegs.ADCSOC0CTL.bit.TRIGSEL = 5; AdcaRegs.ADCSOC4CTL.bit.CHSEL = 3; AdcaReqs.ADCSOC4CTL.bit.ACOPS = 28; AdcaRegs.ADCSOC4CTL.bit.TRIGSEL = 5; AdcaRegs.ADCSOC8CTL.bit.CHSEL = 4; AdcaRegs.ADCSOC8CTL.bit.ACQPS = 28; AdcaRegs.ADCSOC8CTL.bit.TRIGSEL = 5; AdcaRegs.ADCSOC12CTL.bit.CHSEL = 5; AdcaRegs.ADCSOC12CTL.bit.ACQPS = 28; AdcaRegs.ADCSOC12CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C // AdcaRegs.ADCSOC4CTL.bit.ACQPS = 28; // AdcaRegs.ADCSOC4CTL.bit.TRIGSEL = 5; // AdcaRegs.ADCSOC5CTL.bit.CHSEL = 5; // AdcaRegs.ADCSOC5CTL.bit.ACQPS = 28; // AdcaRegs.ADCSOC5CTL.bit.TRIGSEL = 5;

//SOC0 will convert pin A2

```
//trigger on ePWM1 SOCA/C
//SOC1 will convert pin A3
```

//trigger on ePWM1 SOCA/C //SOC2 will convert pin A5

//trigger on ePWM1 SOCA/C //SOC3 will convert pin A3

//trigger on ePWM1 SOCA/C //SOC5 will convert pin A5

//trigger on ePWM1 SOCA/C

AdcaReqs.ADCINTSEL1N2.bit.INT1SEL = 0; //end of SOC0 will set INT1 flag AdcaRegs.ADCINTSEL1N2.bit.INT1E = 1; //enable INT1 flag AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; //make sure INT1 flag is cleared // _____ // //Configuração ADC-B void LigaEPWMs() AdcbReqs.ADCSOC1CTL.bit.CHSEL = 2; //SOC6 will convert pin B0 { AdcbRegs.ADCSOC1CTL.bit.ACQPS = 28; EALLOW; GpioCtrlRegs.GPAPUD.bit.GPI00 //trigger on ePWM1 SOCA/C AdcbRegs.ADCSOC1CTL.bit.TRIGSEL = 5; = 0; // Enable Pullup // PWM1A AdcbRegs.ADCSOC5CTL.bit.CHSEL = 3; //SOC7 will convert pin B1 GpioCtrlRegs.GPAMUX1.bit.GPI00 // GPIO0 = PWM = 1; AdcbRegs.ADCSOC5CTL.bit.ACQPS = 28; GpioCtrlRegs.GPADIR.bit.GPI00 = 1; // GPIO0 = output AdcbRegs.ADCSOC5CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAPUD.bit.GPI01 = 0; // Enable Pullup // PWM1B //SOC8 will convert pin B2 GpioCtrlReqs.GPAMUX1.bit.GPI01 // GPIO1 = PWM AdcbReqs.ADCSOC9CTL.bit.CHSEL = 4; = 1; AdcbReqs.ADCSOC9CTL.bit.ACOPS = 28; GpioCtrlRegs.GPADIR.bit.GPI01 = 1; // GPIO1 = output AdcbReqs.ADCSOC9CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C AdcbReqs.ADCSOC13CTL.bit.CHSEL = 5; //SOC9 will convert pin B3 GpioCtrlRegs.GPAPUD.bit.GPIO2 = 0; // Enable Pullup // PWM2A AdcbRegs.ADCSOC13CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAMUX1.bit.GPIO2 = 1; // GPIO2 = PWM//trigger on ePWM1 SOCA/C AdcbRegs.ADCSOC13CTL.bit.TRIGSEL = 5; GpioCtrlRegs.GPADIR.bit.GPIO2 = 1; // GPIO2 = output // AdcbRegs.ADCSOC9CTL.bit.CHSEL = 4; //SOC10 will convert pin B4 GpioCtrlRegs.GPAPUD.bit.GPI03 = 0; // Enable Pullup // PWM2B // AdcbRegs.ADCSOC9CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAMUX1.bit.GPIO3 // GPIO3 = PWM = 1; // AdcbReqs.ADCSOC9CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPADIR.bit.GPI03 // GPIO3 = output = 1; // AdcbRegs.ADCSOC10CTL.bit.CHSEL = 5; //SOC11 will convert pin B5 // AdcbRegs.ADCSOC10CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAPUD.bit.GPI04 = 0; // Enable Pullup // PWM3A = 1; // AdcbRegs.ADCSOC10CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAMUX1.bit.GPIO4 // GPIO4 = PWMGpioCtrlRegs.GPADIR.bit.GPI04 = 1; // GPIO4 = output // //Configuração ADC-C // Enable Pullup GpioCtrlRegs.GPAPUD.bit.GPI05 = 0; // PWM3B AdccRegs.ADCSOC2CTL.bit.CHSEL = 2; //SOC12 will convert pin C2 GpioCtrlRegs.GPAMUX1.bit.GPI05 = 1; // GPIO5 = PWM AdccReqs.ADCSOC2CTL.bit.ACOPS = 28; GpioCtrlRegs.GPADIR.bit.GPI05 = 1; // GPIO5 = output AdccReqs.ADCSOC2CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C AdccRegs.ADCSOC6CTL.bit.CHSEL = 3; //SOC13 will convert pin C3 GpioCtrlRegs.GPAPUD.bit.GPI06 // Enable Pullup = 0; // PWM4A AdccRegs.ADCSOC6CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAMUX1.bit.GPI06 // GPIO6 = PWM = 1; AdccRegs.ADCSOC6CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPADIR.bit.GPI06 = 1; // GPIO6 = output AdccRegs.ADCSOC10CTL.bit.CHSEL = 4; //SOC14 will convert pin C4 GpioCtrlRegs.GPAPUD.bit.GPI07 = 0; // Enable Pullup // PWM4B GpioCtrlReqs.GPAMUX1.bit.GPI07 // GPIO7 = PWM AdccReqs.ADCSOC10CTL.bit.ACOPS = 28; = 1; AdccRegs.ADCSOC10CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPADIR.bit.GPI07 // GPIO7 = output = 1; AdccReqs.ADCSOC14CTL.bit.CHSEL = 5; //SOC14 will convert pin C4 AdccRegs.ADCSOC14CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAPUD.bit.GPI08 = 0; // Enable Pullup // PWM5A AdccRegs.ADCSOC14CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAMUX1.bit.GPI08 = 1; // GPIO8 = PWM GpioCtrlRegs.GPADIR.bit.GPI08 = 1; // GPIO8 = output // //Configuração ADC-D GpioCtrlRegs.GPAPUD.bit.GPI09 // Enable Pullup // PWM5B = 0; // GPIO9 = PWM AdcdRegs.ADCSOC3CTL.bit.CHSEL = 2; //SOC15 will convert pin D0 GpioCtrlRegs.GPAMUX1.bit.GPIO9 = 1; AdcdReqs.ADCSOC3CTL.bit.ACOPS = 28; GpioCtrlRegs.GPADIR.bit.GPI09 = 1; // GPIO9 = output AdcdRegs.ADCSOC3CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAPUD.bit.GPI010 // Enable Pullup AdcdRegs.ADCSOC7CTL.bit.CHSEL = 3; //SOC5 will convert pin D1 = 0; // PWM6A AdcdRegs.ADCSOC7CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAMUX1.bit.GPI010 = 1; // GPI010 = PWM AdcdRegs.ADCSOC7CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPADIR.bit.GPI010 = 1; // GPI010 = output AdcdReqs.ADCSOC11CTL.bit.CHSEL = 4; //SOC11 will convert pin D2 GpioCtrlReqs.GPAPUD.bit.GPI011 = 0; // Enable Pullup // PWM6B AdcdReqs.ADCSOC11CTL.bit.ACOPS = 28; GpioCtrlReqs.GPAMUX1.bit.GPI011 = 1; // GPIO11 = PWM //trigger on ePWM1 SOCA/C // GPIO11 = output AdcdRegs.ADCSOC11CTL.bit.TRIGSEL = 5; GpioCtrlRegs.GPADIR.bit.GPI011 = 1; AdcdRegs.ADCSOC15CTL.bit.CHSEL = 5; //SOC9 will convert pin D3 AdcdRegs.ADCSOC15CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAPUD.bit.GPI012 = 0; // Enable Pullup // PWM7A AdcdRegs.ADCSOC15CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAMUX1.bit.GPI012 = 1; // GPIO12 = PWM // AdcdRegs.ADCSOC10CTL.bit.CHSEL = 4; //SOC10 will convert pin D4 GpioCtrlRegs.GPADIR.bit.GPI012 = 1; // GPI012 = output // Enable Pullup // PWM7B // AdcdRegs.ADCSOC10CTL.bit.ACQPS = 28; GpioCtrlRegs.GPAPUD.bit.GPI013 = 0; // AdcdRegs.ADCSOC10CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C // GPIO13 = PWM GpioCtrlRegs.GPAMUX1.bit.GPI013 = 1; // AdcdRegs.ADCSOC10CTL.bit.CHSEL = 5; //SOC10 will convert pin D4 GpioCtrlRegs.GPADIR.bit.GPI013 = 1: // GPI013 = output // AdcdRegs.ADCSOC10CTL.bit.ACQPS = 28; // AdcdRegs.ADCSOC10CTL.bit.TRIGSEL = 5; //trigger on ePWM1 SOCA/C GpioCtrlRegs.GPAPUD.bit.GPI014 // Enable Pullup = 0; // PWM8A GpioCtrlRegs.GPAMUX1.bit.GPI014 EDIS: = 1; // GPIO14 = PWM } // GPI014 = output GpioCtrlRegs.GPADIR.bit.GPI014 = 1;

GpioCtrlRegs.GPAPUD.bit.GPI015	= 0;	// Enable Pullup	// PWM8B
GpioCtrlRegs.GPAMUX1.bit.GPI015	= 1;	// GPIO15 = PWM	
GpioCtrlRegs.GPADIR.bit.GPI015	= 1;	// GPI015 = output	
deischerberge desem bit detaile	- 0 -	(/ Trachila Dulling	/ / DUBO 3
Gpioctrikegs.GPAPUD.bit.GPI016	= 0;	// Enable Pullup	// РШМЯА
GpioctriRegs.GPAGMUX2.bit.GPI016	= 1;	// GPI016 = PWM	
GpioCtrIRegs.GPAMUX2.bit.GP1016	= 1;	// GPIOI6 = PWM	
GpioCtrIRegs.GPADIR.bit.GP1016	= 1;	// GP1016 = output	
GpioCtrlRegs.GPAPUD.bit.GPI017	= 0;	// Enable Pullup	// PWM9B
GpioCtrlRegs.GPAGMUX2.bit.GPI017	= 1;	// GPIO17 = PWM	
GpioCtrlRegs.GPAMUX2.bit.GPI017	= 1;	// GPIO17 = PWM	
GpioCtrlRegs.GPADIR.bit.GPI017	= 1;	// GPI017 = output	
GpioCtrlRegs.GPAPUD.bit.GPI018	= 0;	// Enable Pullup	// PWM10A
GpioCtrlRegs.GPAGMUX2.bit.GPI018	= 1;	// GPIO18 = PWM	
GpioCtrlRegs.GPAMUX2.bit.GPI018	= 1;	// GPI018 = PWM	
GpioCtrlRegs.GPADIR.bit.GPI018	= 1;	// GPI018 = output	
GpioCtrlRegs.GPAPUD.bit.GPI019	= 0:	// Enable Pullup	// PWM10B
GpioCtrlRegs GPAGMIX2 bit GPI019	= 1.	// GPTO19 = PWM	,,
GpioCtrlRegs.GPAMUX2.bit.GPI019	= 1:	// GPTO19 = PWM	
GpioCtrlRegs.GPADIR.bit.GPI019	= 1;	// GPI019 = output	
GpioCtrlRegs.GPAPUD.bit.GPIO20	= 0;	// Enable Pullup	// PWM11A
GpioCtrlRegs.GPAGMUX2.bit.GPI020	= 1;	// GPIO20 = PWM	
GpioCtrlRegs.GPAMUX2.bit.GPIO20	= 1;	// GPIO20 = PWM	
GpioCtrlRegs.GPADIR.bit.GPIO20	= 1;	// GPIO20 = output	
GpioCtrlRegs.GPAPUD.bit.GPIO21	= 0;	// Enable Pullup	// PWM11B
GpioCtrlRegs.GPAGMUX2.bit.GPIO21	= 1;	// GPIO21 = PWM	
GpioCtrlRegs.GPAMUX2.bit.GPIO21	= 1;	// GPIO21 = PWM	
GpioCtrlRegs.GPADIR.bit.GPI021	= 1;	// GPI021 = output	
GpioCtrlRegs_GPAPUD_bit_GPIO22	= 0:	// Enable Pullup	// PWM12A
GpioCtrlRegs.GPAGMIX2.bit.GPI022	= 1:	// GPTO22 = PWM	,,, 1
GpioCtrlRegs GPAMIX2 bit GPIO22	= 1.	// GPTO22 = PWM	
GpioCtrlRegs GPADIR bit GPIO22	= 1.	// GPTO22 = output	
GpioCtrlPegg CDADUD bit CDIO23	- 0.	// Enable Pullup	// DWM12B
GpioCtrlPegg GDACMIY2 bit GDI023	- 1.	// CDT023 - DWM	// 100120
GpioCtrlPegg CDAMUX2 bit CDIO23	- 1,	// CDIO23 - DWM	
CpioCtrlPegs CDADIR bit CDIO23	- 1.	// GPIO23 = PWM	
EDIS;	- 1,	// GF1025 = Output	
CONFIGURA OS PINOS PWMS COMO IO =	= 0		
pid DesligaEPWMs()			
EALLOW;			
GpioCtrlRegs.GPAPUD.bit.GPIO0	= 0;	// Enable Pullup	// PWM1A
GpioCtrlRegs.GPAMUX1.bit.GPI00	= 0;	// GPIO0 = IO	
GpioCtrlRegs.GPADIR.bit.GPI00	= 1;	// GPIO0 = output	
GpioDataRegs.GPACLEAR.bit.GPIO0	= 1;	// PWM1A = 0;	
GpioCtrlRegs.GPAPUD.bit.GPI01	= 0;	// Enable Pullup	// PWM1B
GpioCtrlRegs.GPAMUX1.bit.GPI01	= 0;	// GPI01 = I0	
GpioCtrlRegs.GPADIR.bit.GPI01	= 1;	// GPI01 = output	
GpioDataRegs.GPACLEAR.bit.GPIO1	= 1;	// PWM1B = 0;	
Chieffelberg (DADUD hit (DIC)	- 0-		//
GPIOCTIKEGS.GPAPUD.DIT.GPIO2	= 0;	// Enable Pullup	// PWMZA
GPIOCULIKEYS.GPAMUAL.DIL.GPIOZ	- U;	// GPIOZ = 10	
GPIOCUTIKEGS.GPADIR.DIC.GPIO2	= 1;	// GPIOZ = Output	

}

~ { GpioDataRegs.GPACLEAR.bit.GPIO2 = 1; // PWM2A = 0;GpioCtrlRegs.GPAPUD.bit.GPIO3 = 0; // Enable Pullup // PWM2B GpioCtrlRegs.GPAMUX1.bit.GPIO3 = 0; // GPIO3 = IO GpioCtrlRegs.GPADIR.bit.GPI03 = 1; // GPIO3 = output GpioDataRegs.GPACLEAR.bit.GPI03 = 1; // PWM2B = 0;GpioCtrlRegs.GPAPUD.bit.GPIO4 = 0; // Enable Pullup // PWM3A GpioCtrlRegs.GPAMUX1.bit.GPIO4 = 0; // GPI04 = I0 GpioCtrlRegs.GPADIR.bit.GPI04 = 1; // GPIO4 = output // PWM3A = 0; GpioDataRegs.GPACLEAR.bit.GPI04 = 1; GpioCtrlRegs.GPAPUD.bit.GPI05 // Enable Pullup // PWM3B = 0; GpioCtrlReqs.GPAMUX1.bit.GPI05 = 0; // GPI05 = IO GpioCtrlReqs.GPADIR.bit.GPI05 = 1; // GPIO5 = output GpioDataRegs.GPACLEAR.bit.GPI05 = 1; // PWM3B = 0; GpioCtrlRegs.GPAPUD.bit.GPIO6 = 0; // Enable Pullup // PWM4A // GPI06 = I0 GpioCtrlRegs.GPAMUX1.bit.GPIO6 = 0; GpioCtrlRegs.GPADIR.bit.GPI06 = 1; // GPIO6 = output // PWM4A = 0;GpioDataRegs.GPACLEAR.bit.GPIO6 = 1; // Enable Pullup // PWM4B GpioCtrlRegs.GPAPUD.bit.GPI07 = 0; GpioCtrlRegs.GPAMUX1.bit.GPI07 = 0; // GPI07 = IO GpioCtrlRegs.GPADIR.bit.GPI07 = 1; // GPIO7 = output GpioDataRegs.GPACLEAR.bit.GPI07 = 1; // PWM4B = 0;GpioCtrlRegs.GPAPUD.bit.GPI08 = 0; // Enable Pullup // PWM5A GpioCtrlRegs.GPAMUX1.bit.GPIO8 = 0; // GPI08 = IO GpioCtrlRegs.GPADIR.bit.GPI08 = 1; // GPIO8 = output GpioDataRegs.GPACLEAR.bit.GPIO8 = 1; // PWM5A = 0;GpioCtrlRegs.GPAPUD.bit.GPI09 // Enable Pullup // PWM5B = 0; GpioCtrlRegs.GPAMUX1.bit.GPIO9 = 0; // GPI09 = IO // GPI09 = output GpioCtrlRegs.GPADIR.bit.GPI09 = 1; GpioDataRegs.GPACLEAR.bit.GPI09 = 1; // PWM5B = 0;GpioCtrlRegs.GPAPUD.bit.GPI010 = 0; // Enable Pullup // PWM6A GpioCtrlRegs.GPAMUX1.bit.GPIO10 = 0; // GPI010 = IO GpioCtrlRegs.GPADIR.bit.GPI010 = 1; // GPI010 = output GpioDataRegs.GPACLEAR.bit.GPI010 = 1; // PWM6A = 0; GpioCtrlRegs.GPAPUD.bit.GPI011 = 0; // Enable Pullup // PWM6B GpioCtrlRegs.GPAMUX1.bit.GPI011 = 0; // GPI011 = IO GpioCtrlRegs.GPADIR.bit.GPI011 = 1; // GPI011 = output GpioDataRegs.GPACLEAR.bit.GPI011 = 1; // PWM6B = 0;GpioCtrlRegs.GPAPUD.bit.GPI012 = 0; // Enable Pullup // PWM7A GpioCtrlRegs.GPAMUX1.bit.GPI012 = 0; // GPI012 = IO GpioCtrlRegs.GPADIR.bit.GPI012 = 1; // GPI012 = output GpioDataRegs.GPACLEAR.bit.GPI012 = 1; // PWM7A = 0;GpioCtrlReqs.GPAPUD.bit.GPI013 = 0; // Enable Pullup // PWM7B GpioCtrlRegs.GPAMUX1.bit.GPI013 = 0; // GPI013 = IO GpioCtrlRegs.GPADIR.bit.GPI013 = 1; // GPI013 = output GpioDataRegs.GPACLEAR.bit.GPI013 = 1; // PWM7B = 0;GpioCtrlRegs.GPAPUD.bit.GPI014 = 0; // Enable Pullup // PWM8A GpioCtrlRegs.GPAMUX1.bit.GPI014 = 0; // GPIO14 = IO // GPI014 = output GpioCtrlRegs.GPADIR.bit.GPI014 = 1; GpioDataRegs.GPACLEAR.bit.GPI014 = 1; // PWM8A = 0; GpioCtrlRegs.GPAPUD.bit.GPI015 = 0; // Enable Pullup // PWM8B GpioCtrlRegs.GPAMUX1.bit.GPI015 = 0; // GPIO15 = IOGpioCtrlRegs.GPADIR.bit.GPI015 = 1; // GPI015 = output // PWM8B = 0; GpioDataRegs.GPACLEAR.bit.GPI015 = 1;

```
GpioCtrlRegs.GPAPUD.bit.GPI016 = 0;
                                       // Enable Pullup // PWM9A
                                                                                            EPwmlRegs.CMPA.bit.CMPA = 500;
   GpioCtrlRegs.GPAMUX2.bit.GPI016 = 0;
                                     // GPI016 = IO
   GpioCtrlRegs.GPADIR.bit.GPI016 = 1; // GPI016 = output
                                                                                          EPwmlRegs.AQCTLA.bit.CAU = AQ_CLEAR;
   GpioDataRegs.GPACLEAR.bit.GPIO16 = 1; // PWM9A = 0;
                                                                                          EPwmlRegs.AQCTLA.bit.CAD = AQ_SET;
   GpioCtrlRegs.GPAPUD.bit.GPIO17 = 0; // Enable Pullup // PWM9B
                                                                                          EPwmlReqs.AOCTLB.bit.CAU = AO SET;
   GpioCtrlRegs.GPAMUX2.bit.GPI017 = 0; // GPI017 = I0
                                                                                          EPwmlRegs.AQCTLB.bit.CAD = AQ_CLEAR;
   GpioCtrlRegs.GPADIR.bit.GPI017 = 1; // GPI017 = output
                                       //PWM9B = 0;
                                                                                          EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;
   GpioDataRegs.GPACLEAR.bit.GPI017 = 1;
                                                                                           EPwmlReqs.DBCTL.bit.POLSEL = DB ACTV HIC;
   GpioCtrlRegs.GPAPUD.bit.GPI018 = 0; // Enable Pullup // PWM10A
                                                                                          EPwmlRegs.DBCTL.bit.IN_MODE = DBA_ALL;
   GpioCtrlReqs.GPAMUX2.bit.GPI018 = 0; // GPI018 = IO
                                                                                          EPwmlRegs.DBRED = EPWM DB UP;
   GpioCtrlRegs.GPADIR.bit.GPI018 = 1; // GPI018 = output
                                                                                          EPwmlReqs.DBFED = EPWM DB DOWN;
   GpioDataRegs.GPACLEAR.bit.GPIO18 = 1; // PWM10A = 0;
   GpioCtrlRegs.GPAPUD.bit.GPI019 = 0; // Enable Pullup // PWM10B
                                                                                          EPwmlReqs.ETSEL.bit.SOCAEN = 0;
                                                                                                                              // Disable SOC on A group
   GpioCtrlRegs.GPAMUX2.bit.GPI019 = 0; // GPI019 = I0
                                                                                           EPwmlRegs.ETSEL.bit.SOCASEL = 0b011;
                                                                                                                               // Select SOC on up-count
   GpioCtrlRegs.GPADIR.bit.GPI019 = 1; // GPI019 = output
                                                                                                                               // 001 TBCTR = 0 (Inicio)
   GpioDataRegs.GPACLEAR.bit.GPI019 = 1; // PWM10B = 0;
                                                                                                                               // 010 TBCTR = TBPRD (Pico)
                                                                                                                               // 011 Inicio ou Pico
   GpioCtrlRegs.GPAPUD.bit.GPIO20 = 0; // Enable Pullup // PWM11A
                                                                                         EPwmlRegs.ETPS.bit.SOCAPRD = 1;
                                                                                                                               // Generate pulse on 1st event
   GpioCtrlRegs.GPAMUX2.bit.GPIO20 = 0; // GPIO20 = IO
                                                                                      // ePWM 2 -----
   GpioCtrlRegs.GPADIR.bit.GPIO20 = 1; // GPIO20 = output
   GpioDataRegs.GPACLEAR.bit.GPIO20 = 1; // PWM11A = 0;
   GpioCtrlRegs.GPAPUD.bit.GPIO21 = 0; // Enable Pullup // PWM11B
                                                                                                                    // Set timer period 50kHz
                                                                                          EPwm2Regs.TBPRD = 1000;
                                                                                          EPwm2Regs.TBPHS.bit.TBPHS = 0; // Phase is 120° = 667
EPwm2Regs.TBCTR = 0x0000; // Clear counter
   GpioCtrlRegs.GPAMUX2.bit.GPIO21 = 0; // GPIO21 = IO
   GpioCtrlRegs.GPADIR.bit.GPIO21 = 1; // GPIO21 = output
   GpioDataRegs.GPACLEAR.bit.GPIO21 = 1; // PWM11B = 0;
                                                                                          EPwm2Reqs.TBCTL.bit.CTRMODE = TB COUNT UPDOWN; // Count up
   GpioCtrlRegs.GPAPUD.bit.GPIO22 = 0; // Enable Pullup // PWM12A
                                                                                          EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE;
                                                                                                                                 // Enable phase loading
   GpioCtrlRegs.GPAMUX2.bit.GPIO22 = 0; // GPIO22 = IO
                                                                                           EPwm2Regs.TBCTL.bit.PHSDIR = 0;
                                                                                                                                  //Direção Phase 1 Positivo - 0 Negativo
   GpioCtrlRegs.GPADIR.bit.GPI022 = 1; // GPI022 = output
                                                                                          EPwm2Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO;
   GpioDataRegs.GPACLEAR.bit.GPIO22 = 1; // PWM12A = 0;
                                                                                          EPwm2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;
                                                                                                                                 // Clock ratio to SYSCLKOUT
   GpioCtrlRegs.GPAPUD.bit.GPI023 = 0; // Enable Pullup // PWM12B
                                                                                          EPwm2Reqs.TBCTL.bit.CLKDIV = TB DIV1;
                                                                                                                                  // Slow just to observe on the
   GpioCtrlRegs.GPAMUX2.bit.GPIO23 = 0; // GPIO23 = IO
   GpioCtrlRegs.GPADIR.bit.GPI023 = 1; // GPI023 = output
                                                                                          EPwm2Reqs.CMPCTL.bit.SHDWAMODE = CC SHADOW; // Load registers every ZERO
   GpioDataRegs.GPACLEAR.bit.GPIO23 = 1; // PWM12B = 0;
                                                                                          EPwm2Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;
   EDIS:
                                                                                           EPwm2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;
3
                                                                                           EPwm2Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;
   _____
   _____
                                                                                            EPwm2Reqs.CMPA.bit.CMPA = 500;
void InitEPWMs()
{
                                                                                           EPwm2Regs.AOCTLA.bit.CAU = AO CLEAR;
// ePWM 1 -----
                                                                                           EPwm2Regs.AOCTLA.bit.CAD = AO SET:
                                                                                          EPwm2Regs.AQCTLB.bit.CAU = AQ_SET;
    EPwmlRegs.TBPRD = 1000;
                                          // Set timer period 50kHz
                                                                                          EPwm2Regs.AQCTLB.bit.CAD = AQ_CLEAR;
                                    // Phase is 0
    EPwmlReqs.TBPHS.bit.TBPHS = 0;
    EPwmlRegs.TBCTR = 0x0000;
                                         // Clear counter
                                                                                          EPwm2Reqs.DBCTL.bit.OUT MODE = DB FULL ENABLE;
                                                                                          EPwm2Reqs.DBCTL.bit.POLSEL = DB ACTV HIC;
    EPwmlRegs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down
                                                                                          EPwm2Regs.DBCTL.bit.IN_MODE = DBA_ALL;
    EPwmlRegs.TBCTL.bit.PHSEN = TB_DISABLE;
                                           // Disable phase loading
                                                                                          EPwm2Regs.DBRED = EPWM_DB_UP;
                                           //Direção Phase 1 Positivo - 0 Negativo
    EPwmlRegs.TBCTL.bit.PHSDIR = 1;
                                                                                          EPwm2Regs.DBFED = EPWM_DB_DOWN;
    EPwmlReqs.TBCTL.bit.SYNCOSEL = TB CTR ZERO;
                                                                                      // ePWM 3 -----
                                           // Clock ratio to SYSCLKOUT
    EPwmlRegs.TBCTL.bit.HSPCLKDIV = TB DIV1;
    EPwmlReqs.TBCTL.bit.CLKDIV = TB DIV1;
                                                                                                                   // Set timer period 50kHz
                                                                                          EPwm3Regs.TBPRD = 1000;
    EPwmlRegs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // Load registers every ZERO
                                                                                          EPwm3Regs.TBPHS.bit.TBPHS = 0;
                                                                                                                          // Phase is 120
    EPwmlRegs.CMPCTL.bit.SHDWBMODE = CC SHADOW;
                                                                                          EPwm3Regs.TBCTR = 0 \times 0000;
                                                                                                                               // Clear counter
    EPwmlRegs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;
    EPwmlRegs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;
                                                                                          EPwm3Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up
```

	EPwm3Regs.TBCTL.bit.PHSEN = TB ENABLE:	// Disable phase loading		EPwm5Regs.TRCTR = 0x0000:	// Clear counter
	EDum2Bogg TRCTI bit DUCDIR = 0.	//Dirogão Dhago 1 Dogitivo - 0 Nogativo			,, ordar obtailer
	EPWMISREYS.IDCIL.DIC.FRDDIR - V;	//Direçao Phase i Positivo - 0 Negativo		EDITE DOGG TRATI DIT OTTOMODE - TR COUNT HIDDOW	I. // Count un/down
	EPWMISRESSIBCIL.DIC.SINCOSEL - ID_CIK_ZERO;	(/ Clear matic to SYCCI KOUT		EPWMERCESS.IBCIL.DIC.CIRMODE - IB_COUNI_OFDOWN	// Digable phage leading
	EPWM3Regs.TECTL.Dit.HSPCLKDIV = TE_DIV1;	// Clock ratio to Systemotic		EPWM5Regs.TBCTL.DIC.PHSEN = TB_ENABLE;	// Disable phase loading
	EPWm3Regs.TECTL.Dit.CLKDIV = TE_DIVI;	// Slow so we can observe on		EPWm5Regs.TECTL.Dit.PHSDIR = 0; EPwm5Regs.TECTL.bit.SYNCOSEL = TE_CTR_ZERO;	//Direçao Pnase I Positivo - U Negativo
	EPwm3Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;	// Load registers every ZERO		EPwm5Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;	// Clock ratio to SYSCLKOUT
	EPwm3Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;			EPwm5Regs.TBCTL.bit.CLKDIV = TB_DIV1;	
	EPwm3Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;	1			
	EPwm3Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;	:		EPwm5Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;	// Load registers every ZERO
				EPwm5Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;	
11	EPwm3Regs.CMPA.bit.CMPA = 500;			EPwm5Regs.CMPCTL.bit.LOADAMODE = CC CTR ZERO;	
				EPwm5Regs.CMPCTL.bit.LOADBMODE = CC CTR ZERO:	
	EPwm3Regs.AOCTLA.bit.CAU = AO CLEAR:				
	EPwm3Regs $\Delta OCTLA$ bit CAD = ΔO SET.			EPwm5Regg CMPA bit CMPA = 500:	
	EPWIISREGS.AQCILA.DIC.CAD = AQ_SEI,			Erwiitskegs.cmrA.bit.cmrA = 5007	
	EPWMISREYS.AQCILB.DIC.CAU = AQ_SEI;			EDITEDORG ACCERTA bit CALL - AC CLEAD.	
	EPWHISREGS.AQCILB.DIC.CAD = AQ_CLEAR;			EPWNISREgs.AQCILA.DIC.CAU = AQ_CLEAR;	
				EPwm5Regs.AQCTLA.bit.CAD = AQ_SET;	
	EPwm3Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE	;		EPwm5Regs.AQCTLB.bit.CAU = AQ_SET;	
	EPwm3Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;			EPwm5Regs.AQCTLB.bit.CAD = AQ_CLEAR;	
	EPwm3Regs.DBCTL.bit.IN_MODE = DBA_ALL;				
	EPwm3Regs.DBRED = EPWM_DB_UP;			EPwm5Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE	5;
	EPwm3Regs.DBFED = EPWM_DB_DOWN;			EPwm5Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;	
				EPwm5Regs.DBCTL.bit.IN_MODE = DBA_ALL;	
11	ePWM 4		-	EPwm5Regs.DBRED = EPWM_DB_UP;	
11			-	EPwm5Regs.DBFED = EPWM_DB_DOWN;	
	EPwm4Regs.TBPRD = 1000; //	Set timer period 50kHz			
	EPwm4Regs.TBPHS.bit.TBPHS = 1000;	// Phase is 180°	11	еРWM б	
	EPwm4Reqs.TBCTR = 0x0000;	// Clear counter			
	-			EPwm6Regs.TBPRD = 1000; // S	Set timer period 50kHz
	EPwm4Regs.TBCTL.bit.CTRMODE = TB COUNT UPDOWN	J: // Count up/down		EPwm6Regs.TBPHS.bit.TBPHS = 0:	// Phase is 120
	EDum4Reas TECTI, bit DHSEN = TE ENABLE.	// Disable phase loading		EPwm6Regg TBCTR = 0x0000	// Clear counter
	EPum4Reas TECTI, bit PHSDIR = 1:	//Direção Phase 1 Positivo - O Negativo			,, ordar obtailed
	EPum4Reas TECTI, bit SYNCOSEI, = TE CTE ZERO.	,,Diregao inabe i robierto d'hegadito		EPwm6Reas TBCTL bit CTRMODE = TB COUNT HEDOW	J. // Count un/down
	EDum/Apegg TECTL bit HSDCLKDIV - TE DIVI.	// Clock ratio to SYSCIKOUT		EDum6Regg TECTL bit DESEN - TE ENABLE:	// Disable phase loading
	Erwarkegs. BCH. bit (IVDIV - TD DIVI,	// CIOCK TACTO CO SIBCLAOOT		EPumePaga TROTT bit DUCDID = 0.	// Disable phase loading
	EPWM4Regs.IBCIL.DIC.CLADIV = IB_DIVI;			EPWMMOREGS.IBCIL.DIC.PHSDIR = 0;	//Direçao Phase i Positivo - 0 Negativo
	ED - AD CNDCHI CC CHADON			EPWm6Regs.TBCTL.DIT.SINCOSEL = TB_CTR_ZERO;	
	EPWm4Regs.CMPCTL.Dit.SHDWAMODE = CC_SHADOW;	// Load registers every ZERO		EPWm6kegs.TBCTL.DIC.HSPCLkDIV = TB_DIVI;	// CIOCK FALLO LO SISCLKOUT
	EPwm4Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;			EPwm6Regs.TBCTL.bit.CLKDIV = TB_DIV1;	
	EPwm4Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;				
	EPwm4Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;			EPwm6Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;	// Load registers every ZERO
				EPwm6Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;	
11	EPwm4Regs.CMPA.bit.CMPA = 500;			EPwm6Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;	;
				EPwm6Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;	;
	EPwm4Regs.AQCTLA.bit.CAU = AQ_CLEAR;				
	EPwm4Regs.AQCTLA.bit.CAD = AQ_SET;		11	EPwm6Regs.CMPA.bit.CMPA = 500;	
	EPwm4Regs.AQCTLB.bit.CAU = AQ_SET;				
	EPwm4Regs.AQCTLB.bit.CAD = AQ_CLEAR;			EPwm6Regs.AQCTLA.bit.CAU = AQ_CLEAR;	
				EPwm6Regs.AQCTLA.bit.CAD = AQ_SET;	
	EPwm4Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE	2;		EPwm6Regs.AQCTLB.bit.CAU = AQ_SET;	
	EPwm4Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;			EPwm6Regs.AQCTLB.bit.CAD = AQ_CLEAR;	
	EPwm4Reqs.DBCTL.bit.IN MODE = DBA ALL;				
	EPwm4Regs.DBRED = EPWM DB UP:			EPwm6Reqs.DBCTL.bit.OUT MODE = DB FULL ENARLE	
	$EPwm4Regs_DBFED = EPWM_DB_DOWN:$			EPwm6Regs_DBCTL_bit.POLSEL = DB ACTV HIC.	-
	ST WWW. CODE DE - DE WELDD_DOWN,			EDwm6Regs DBCTL bit IN MODE - DBA ALL.	
	ODUM F			ELWMONCYS.DECLE.DIC.IN_MODE - DEA_ALL;	
	CPWM 5			Erwmoncys.DERED = ErWM_DB_UF;	
		lot timer period Foldur	-	PERMUOREAS'DRED = PERMUDRTOMN!	
	PrevailsRegs.TBPRD = 1000; // 5	Set timer period SUKHZ			
	EPWM5Regs.TBPHS.bit.TBPHS = 0; /	/ Phase is 120°		еРмм /	
1					

EPwm7Regs.TBPRD = 1000; EPwm7Regs.TBPHS.bit.TBPHS = 0; EPwm7Regs.TBCTR = 0x0000;

// Set timer period 50kHz // Phase is 0 // Clear counter

// Setup TBCLK

EPwm7Reqs.TBCTL.bit.CTRMODE = TB COUNT UPDOWN; // Count up/down EPwm7Regs.TBCTL.bit.PHSEN = TB ENABLE; // Disable phase loading EPwm7Regs.TBCTL.bit.PHSDIR = 0; //Direção Phase 1 Positivo - 0 Negativo EPwm7Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; // Clock ratio to SYSCLKOUT EPwm7Reqs.TBCTL.bit.HSPCLKDIV = TB DIV1; EPwm7Reqs.TBCTL.bit.CLKDIV = TB DIV1;

// ------

EPwm7Reqs.CMPCTL.bit.SHDWAMODE = CC SHADOW; // Load registers every ZERO EPwm7Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; EPwm7Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; EPwm7Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;

// Setup compare

EPwm7Reqs.CMPA.bit.CMPA = 500;

// Set actions

EPwm7Regs.AQCTLA.bit.CAU = AQ_CLEAR; EPwm7Regs.AOCTLA.bit.CAD = AO SET: EPwm7Regs.AQCTLB.bit.CAU = AQ_SET; EPwm7Reqs.AOCTLB.bit.CAD = AO CLEAR;

// Active Low PWMs - Setup Deadband

EPwm7Reqs.DBCTL.bit.OUT MODE = DB FULL ENABLE; EPwm7Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; EPwm7Reqs.DBCTL.bit.IN MODE = DBA ALL; EPwm7Reqs.DBRED = EPWM DB UP; EPwm7Regs.DBFED = EPWM_DB_DOWN;

// ePWM 8 -----

EPwm8Regs.TBPRD = 1000; EPwm8Reqs.TBPHS.bit.TBPHS = 0; EPwm8Regs.TBCTR = 0x0000;

// Set timer period 50kHz // Phase is 120 = 667 // Clear counter

// Setup TBCLK

EPwm8Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down EPwm8Regs.TBCTL.bit.PHSEN = TB_ENABLE; // Disable phase loading EPwm8Reqs.TBCTL.bit.PHSDIR = 1; EPwm8Reqs.TBCTL.bit.SYNCOSEL = TB CTR ZERO; EPwm8Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // Clock ratio to SYSCLKOUT EPwm8Regs.TBCTL.bit.CLKDIV = TB_DIV1;

//Direção Phase 1 Positivo - 0 Negativo

EPwm8Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // Load registers every ZERO EPwm8Reqs.CMPCTL.bit.SHDWBMODE = CC SHADOW; EPwm8Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; EPwm8Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;

// Setup compare

EPwm8Regs.CMPA.bit.CMPA = 500;

// Set actions

EPwm8Reqs.AOCTLA.bit.CAU = AO CLEAR; EPwm8Regs.AQCTLA.bit.CAD = AQ_SET; EPwm8Regs.AQCTLB.bit.CAU = AQ_SET; EPwm8Regs.AQCTLB.bit.CAD = AQ_CLEAR;

// Active Low PWMs - Setup Deadband

EPwm8Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; EPwm8Regs.DBCTL.bit.POLSEL = DB ACTV HIC; EPwm8Reqs.DBCTL.bit.IN_MODE = DBA_ALL; EPwm8Regs.DBRED = EPWM DB UP; EPwm8Regs.DBFED = EPWM_DB_DOWN;

// @PWM 9 -----

EPwm9Regs.TBPRD = 1000; EPwm9Regs.TBPHS.bit.TBPHS = 0; EPwm9Regs.TBCTR = 0x0000;

// Set timer period 50kHz // Phase is 120° = 667 // Clear counter

// Setup TBCLK

EPwm9Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down EPwm9Regs.TBCTL.bit.PHSEN = TB_ENABLE; // Disable phase loading EPwm9Regs.TBCTL.bit.PHSDIR = 1: //Direção Phase 1 Positivo - 0 Negativo EPwm9Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; // Clock ratio to SYSCLKOUT EPwm9Regs.TBCTL.bit.HSPCLKDIV = TB DIV1; EPwm9Regs.TBCTL.bit.CLKDIV = TB_DIV1;

EPwm9Reqs.CMPCTL.bit.SHDWAMODE = CC SHADOW; // Load registers every ZERO

EPwm9Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; EPwm9Reqs.CMPCTL.bit.LOADAMODE = CC CTR ZERO: EPwm9Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;

// Setup compare

// EPwm9Regs.CMPA.bit.CMPA = 500;

// Set actions

EPwm9Regs.AQCTLA.bit.CAU = AQ_CLEAR; EPwm9Regs.AQCTLA.bit.CAD = AQ_SET; EPwm9Regs.AQCTLB.bit.CAU = AQ_SET; EPwm9Reqs.AQCTLB.bit.CAD = AO CLEAR;

// Active Low PWMs - Setup Deadband

EPwm9Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; EPwm9Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; EPwm9Regs.DBCTL.bit.IN_MODE = DBA_ALL; EPwm9Regs.DBRED = EPWM DB UP; EPwm9Reqs.DBFED = EPWM DB DOWN;

// ePWM 10 -----// -----

EPwm10Regs.TBPRD = 1000; EPwm10Regs.TBPHS.bit.TBPHS = 1000; EPwm10Regs.TBCTR = 0x0000;

// Set timer period 50kHz // Phase is 0 // Clear counter

// Setup TBCLK

EPwm10Regs.TECTL.bit.CTRMODE = TB COUNT UPDOWN; // Count up/down EPwml0Regs.TBCTL.bit.PHSEN = TB_ENABLE; // Disable phase loading EPwm10Regs.TBCTL.bit.PHSDIR = 1;

//Direção Phase 1 Positivo - 0 Negativo

<pre>EPwml0Regs.TECTL.bit.SYNCOSEL = TB_CTR_ZERO; EPwml0Regs.TECTL.bit.HSPCLKDIV = TB_DIV1; EPwml0Regs.TECTL.bit.CLKDIV = TB_DIV1; EPwml0Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; EPwml0Regs.CMPCTL.bit.SHDWEMODE = CC_SHADOW; EPwml0Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;</pre>	// Clock ratio to SYSCLKOUT // Load registers every ZERO	<pre>EPwmllRegs.DBFED = EPWM_DB_DOWN; // ePWM 12 //</pre>
EPwm10Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;		EPwm12Regs.TBCTR = 0x0000; // Clear counter
<pre>// Setup compare EPwml0Regs.CMPA.bit.CMPA = 500; // Set actions EPwml0Regs.AQCTLA.bit.CAU = AQ_CLEAR; EPwml0Regs.AQCTLB.bit.CAU = AQ_SET; EPwml0Regs.AQCTLB.bit.CAU = AQ_SET; EPwml0Regs.AQCTLB.bit.CAU = AQ_CLEAR; // Active Low PWMs - Setup Deadband EPwml0Regs.DECTL.bit.OUT_MODE = DB_FULL_ENABLE; EPwml0Regs.DECTL.bit.POLSEL = DB_ACTV_HIC; EPwml0Regs.DECTL.bit.IN_MODE = DBA_ALL; EPwml0Regs.DEFD = EPWM_DB_UP; EPwml0Regs.DEFD = EPWM_DB_DOWN;</pre>		<pre>// Setup TBCLK EPwml2Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Count up/down EPwml2Regs.TBCTL.bit.PHSDR = TB_ENABLE; // Disable phase loading EPwml2Regs.TBCTL.bit.PHSDIR = 1; //Direção Phase l Positivo - 0 Negativo EPwml2Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; EPwml2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // Clock ratio to SYSCLKOUT EPwml2Regs.TBCTL.bit.CLKDIV = TB_DIV1; EPwml2Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // Load registers every ZERO EPwml2Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; EPwml2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; EPwml2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; EPwml2Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO; EPwml2Regs.CMPCTL.bit.CMPA = 500;</pre>
ePWM 11		// Set actions $EPum12Pergs aOCTLA bit CALL = aO CLEAR.$
		EPwm12Regs.AQCTLA.bit.CAD = AQ_SET;
EPwmllRegs.TBPRD = 1000; // Se EPwmllRegs.TBPHS.bit.TBPHS = 0; EPwmllRegs.TBCTR = 0x0000;	et timer period 50kHz // Phase is 120 // Clear counter	EPwm12Regs.AQCTLB.bit.CAU = AQ_SET; EPwm12Regs.AQCTLB.bit.CAD = AQ_CLEAR;
<pre>// Setup TBCLK EPwmllRegs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN EPwmllRegs.TBCTL.bit.PHSEN = TB_ENABLE; EPwmllRegs.TBCTL.bit.PHSDIR = 1; EPwmllRegs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; EPwmllRegs.TBCTL.bit.HSPCLKDIV = TB_DIV1; EPwmllRegs.TBCTL.bit.CLKDIV = TB_DIV1;</pre>	; // Count up/down // Disable phase loading //Direção Phase 1 Positivo - 0 Negativo // Clock ratio to SYSCLKOUT	<pre>// Active Low PMMs - Setup Deadband EPwm12Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; EPwm12Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC; EPwm12Regs.DBCTL.bit.IN_MODE = DBA_ALL; EPwm12Regs.DBRED = EPWM_DB_UP; EPwm12Regs.DBFED = EPWM_DB_DOWN; } </pre>
<pre>EPwmllRegs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; EPwmllRegs.CMPCTL.bit.SHDWBMODE = CC_SHADOW; EPwmllRegs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; EPwmllRegs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;</pre>	// Load registers every ZERO	// FIM // FIM //
<pre>// Setup compare EPwmllRegs.CMPA.bit.CMPA = 500;</pre>		
<pre>// Set actions EPwmllRegs.AQCTLA.bit.CAU = AQ_CLEAR; EPwmllRegs.AQCTLA.bit.CAD = AQ_SET; EPwmllRegs.AQCTLB.bit.CAU = AQ_SET; EPwmllRegs.AQCTLB.bit.CAD = AQ_CLEAR; // Active Low PWMs - Setup Deadband EPwmllRegs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; EPwmllRegs.DBCTL.bit.IN_MODE = DB_ACTV_HIC; EPwmllRegs.DBCTL.bit.IN_MODE = DBA_ALL; EPwmllRegs.DBRED = EPWM_DB_UP;</pre>	÷	

11

// //

11